EDA365电子工程师网

标题: 请教一些关于BGA盲埋孔和HDI工艺的问题 [打印本页]
作者: leavic    时间: 2010-11-24 21:23
标题: 请教一些关于BGA盲埋孔和HDI工艺的问题
本帖最后由 leavic 于 2010-11-24 21:33 编辑
: U+ X- }; g" h* h6 q2 X
( F5 h: N8 Z, O3 `% {  I最近老板赶鸭子上架，让我一个完全没做过BGA layout的人去做S3C2443的板子(我一直都只画原理图和做不超过4层板的layout)，0.5mm的pitch啊，虽然感觉老板疯了，但我能说什么呢？
1 W  b( J" I4 W* h, d- O也许也是个不错的锻炼机会，这次如果搞定了，跳槽也就多了点资本了，有几个问题想请教各位。
/ n+ q+ @; D4 A. q& O  {' p8 M/ I' l
# W: W% T* n6 q+ F! R6 |8 ~# U1、我知道0.5mm的pitch(0.35mm的球径)要直接在表层走线空间肯定是不走的，根本无法保证间距，但是使用盲埋孔的目的是什么呢？
. R" a' P( N( E
+ Q- P( j0 b1 Z8 j! G* R5 q也许一部分pin从顶层打盲孔到第二层，不会在第三层产生钻孔，给第三层留下了布线空间；* U" H% d  }6 `& l3 Z6 g! M
但另一部分pin从顶层打到第三层的孔，还是会压挤第二层的走线空间啊。2 Z/ h6 A" g4 |, _" P  h1 D5 |. G

2 l$ m% ^, E  E8 o0 G: y' c4 k也就是说，在顶层无法走线的情况下，有多少个引出pin就会在第二层产生多少个钻孔，对这层来说，盲孔并没有解决工艺困难啊，对着层来说，via和盲孔好像没区别吧？到底是怎么回事呢，请各位指教。% y+ K- [, e. K, Z, v/ x) Y
. j' H' {- b5 D

7 {8 R& k7 y* J. D6 n2、说道盲埋孔就总会提到HDI工艺，HDI工艺的大概定义我也知道，但是，国内板厂是否都能做HDI工艺呢？HDI工艺一般的技术指标是多少，是不是0.65mm pitch的就不需要HDI了？' ^% {$ o/ p( z( l0 B
HDI的微孔都是雷射孔吧，我看到有资料说雷射孔只能在两层之间打。我准备的层叠结构是TOP-GND-SIG1-SIG2-VCC-BOTTOM，那这样我这个层叠结构是不是要改掉才行，从TOP或者BOTTOM往下打一层都只能打到Plane层上啊。
8 e- Y! D6 j6 t5 _1 p就算我把层叠该层TOP-SIG1-GND-SIG2-VCC-BOTTOM或者其他让内层信号层紧邻表层的结构,那这样我的BGA不是也必须全部扇出到SIG1层上(因为雷射孔打不到第三层)？那不是一样走线空间不足？4 Z4 _& e1 b2 p
而且这种约束好像和我第一个问题的条件假设都冲突了，那么HDI里面的雷射孔到底能做到什么程度呢？* r: L- a" G' V8 z0 ]
- N$ }- H- T8 o2 v6 H- q- z/ i1 ]
谢谢！
3 a4 Q. L$ z7 N; \! Q( W
( I0 ?5 n. A2 Z1 l# J4 z( }( @0 @
作者: leavic    时间: 2010-11-24 21:39
我感觉，问题的关键其实是镭射孔，而不是盲埋孔，盲埋孔只是雷射孔的必然结果。
作者: leavic    时间: 2010-11-24 21:45
补充一个问题，HDI打雷射孔的层好好像对材质有特殊要求，能否推荐一个6层的HDI板层叠结构？
作者: apricot    时间: 2010-11-25 09:59
1+4+1  
作者: leavic    时间: 2010-11-25 10:12
apricot 发表于 2010-11-25 09:59 % N9 A) l. f5 f. x4 w8 w
1+4+1

: @, J0 r$ X1 q) r6 ~能详细点吗？8 e) _9 I6 B* G3 L0 d
作者: apricot    时间: 2010-11-25 10:22
L1--l2 打盲孔，l2---L5打埋孔，L5---L6打盲孔，
作者: apricot    时间: 2010-11-25 10:30
1.盲孔比普通的via 孔要小。走盲埋孔的话一般就是节约走线空间，你如果用1+4+1的话，就直接从pad上打孔走到第二层，然后线拉出来就可以啦！
作者: leavic    时间: 2010-11-25 11:39
apricot 发表于 2010-11-25 10:30
) r3 Z* _% ]. ~2 r; j% t1.盲孔比普通的via 孔要小。走盲埋孔的话一般就是节约走线空间，你如果用1+4+1的话，就直接从pad上打孔走到 ...

  Z. B- k( t! {/ w) J* V7 q0 B- ^这个我参考了一下别人的板子，大概也都是这样打孔的，不过有个问题，就是层叠结构，
8 u0 t% i4 M* {4 V  u+ ]7 Q这样的结果是TOP两层信号，BOTTOM两层信号，中间夹了一个GND和一个紧邻的VCC，一般不都是推荐信号夹在GND和VCC之间的吗？这好像各层信号的隔离和电源回路不太好啊。
8 p" P5 z  g; b6 i" J6 ]
作者: apricot    时间: 2010-11-25 12:16
这种事比较常见的叠构，成本上比较便宜，至于你讲的各层信号的隔离和电源回路不好的问题，可以自己在调下。、重要的信号优先吗？



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2