EDA365电子工程师网

标题: PADS Bottom布局 [打印本页]
作者: yzl624358    时间: 2010-11-23 09:11
标题: PADS Bottom布局
    在做板时，我的Top层放置IC，电阻电容我放置在Bottom层，Top层的布局还算顺利，现在布局Bottom层时，感觉很别扭，也没有镜像的方法，可以和在Top层布局时相同的效果？
作者: anne_qian34    时间: 2010-11-23 14:46
不知道版主到底是要问什么？如果只是把元件放在bottom层的快捷方式 ctrl+F就是了～～
作者: neg    时间: 2010-11-23 21:55
你感觉的别扭是否因为bottom的Ref是镜像的不方便？
作者: jimmy    时间: 2010-11-24 09:15
你可能还没习惯过来.9 l; W' Z4 X! j3 B+ f# E$ _
4 S3 J( M; ?* Z8 x
多做几个项目就习惯了
作者: yzl624358    时间: 2010-12-6 15:12
因为bottom的Ref是镜像的不方便，就是这个问题！
作者: zsdgyj    时间: 2010-12-7 09:35
用时间长了就上道啦
作者: 羽毛麦田    时间: 2010-12-7 14:25
4 F, P3 n9 V5 n$ p9 t
先把所有的Ref都选择镜像一下，这样就可以在背面看到正常的文字了/ r, J, M. P# e0 c
这样会导致出资料的时候文字镜像。% G& R2 k% A# c7 i* l: K
$ x" ~! D3 i: W  ?  u
所以在出资料的时候设置一下9 ?( U9 n0 ?; t& k7 _

# z7 ?& S% c0 x# H* s& d
作者: 羽毛麦田    时间: 2010-12-7 14:26
0 O. Z8 p! G5 B1 z6 ]$ ?+ m: r9 \
( ?+ [# [9 v1 q
相当于镜像两次，这样就可以在布局的时候看得比较自然，出资料也没有问题
% x( W- W2 u) ~! A& u( k; u6 T
作者: yzl624358    时间: 2010-12-8 16:28
谢谢！
作者: jimmy    时间: 2010-12-9 09:13
8楼是个好方法,不过也存在出错的可能哟...; Z& J* s! p% V, e% H9 _
8 X' z2 v9 c1 A5 F, \  D8 M/ p
比如出CAM不记得勾选了,那做出来的丝印就全是反的



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2