EDA365电子工程师网
标题:
在saber里面如何将verilog格式的逻辑创建成可调用的模块？
[打印本页]
作者:
mengzhuhao
时间:
2010-9-29 20:12
标题:
在saber里面如何将verilog格式的逻辑创建成可调用的模块？
在saber里面如何将verilog格式的逻辑创建成可调用的模块？
% g* y5 ~) m2 T3 q
% x+ m* e' L/ y( G: ?" s# Q* L
6 T3 C) y5 w m2 W/ ~: D
1 k. Z- d; K8 a1 }! C. i3 S$ ~' k" V: c2 q
saber是不是只支持VHDL格式的？如果是verilog格式的是不是还得通过工具转换下呢？
7 [/ o( a k' O1 g, j4 M
9 t% U0 T) u7 u$ z: f& b1 p9 ~
5 t: k8 j2 j* _
- F* u$ J Y& h; L1 O- X( v" j3 f
如果只支持vhdl格式的话，那如何才能把数字逻辑编程对应的可调用模块呢？
' Q0 K% t9 S/ O& ]; W7 Y
2 ^0 a0 ]0 E, w3 X, t9 s
8 g' O' [" w2 H! Q: ~1 R; `& _
9 L+ w/ Q) D4 U3 ~+ A2 u( T2 }
见saber自带的例子里面好像有数模混合的例子，但是不清楚这些例子中用的vhdl代码是如何变成可调用的模块
; q4 a% F1 g6 X# p
5 w2 q3 _% c8 Q5 c$ g( W6 {# |1 W
( N* j! \/ |/ L3 }
- ^ w% r7 r$ f/ p# u6 }
不知哪位达人可以详细讲解下设计流程
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2