EDA365电子工程师网

标题: FPGA内信号等长，怎么加约束？ [打印本页]

---

作者: cuizehan    时间: 2010-9-26 10:29
标题: FPGA内信号等长，怎么加约束？
现在有一组输入，我希望从IPAD到第一级寄存器之间的长度尽可能相等。
4 n; r# X% v0 A; B  }0 A& b3 u$ o
; M* j# f( v1 h( M4 w# a" @请问该怎么加约束？

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2