EDA365电子工程师网

标题: 请教加载模型的错误提示!!! [打印本页]

作者: dingtianlidi 时间: 2010-9-15 13:30
标题: 请教加载模型的错误提示!!!
呵呵,刚在给FPGA加载模型的时候,出现错误了,请高手们指点一下,帮忙看一下是什么问题?谢谢!!!

作者: dingtianlidi 时间: 2010-9-15 13:36
刚上传错了应该是这个图

作者: shark4685 时间: 2010-9-15 15:07
FPGA的管脚是可以调的.所以对应的IBIS模型管脚数量和FPGA实际的管脚数量是不一致的.需要手动修改IBIS模型里的管脚数量.

作者: dingtianlidi 时间: 2010-9-15 15:39
哈哈,多谢版主的回复,我说怎么就加载不上去呢!!!
再请教一下版主有没有相关的教程或是请您在这说说怎么改的呢?

作者: shark4685 时间: 2010-9-15 15:53
按照实际封装PIN数量,直接在IBIS模型里的[PIN]栏添加就OK了.
在把对应的管脚的模型附在对应的pin上.让后用candence调用就OK了.

作者: dingtianlidi 时间: 2010-9-15 16:10
多谢版主,我先去试一下了,不懂可能还得请教了.

作者: dingtianlidi 时间: 2010-9-15 16:30
我的天啊，我的FPGA是484个脚的，现在IBIS模型里面有836个脚，是不是把多余的脚都删除掉呢？还有里面有好几种封装，我选用的是FGG484，是不是其它的封装名和参数都要去掉呢？

作者: shark4685 时间: 2010-9-15 16:46
是的...删除前请备份好!

作者: dingtianlidi 时间: 2010-9-15 16:57

这个怎么对应FPGA的管脚,好像不能乱填的啊,比如其中的一个脚是IO口,那对应的是哪一种?
还有电源之类的?

天呐,好难啊!

作者: shark4685 时间: 2010-9-15 17:11
这个可以质询你们的硬件工程师,他们应该很清楚,DDR一般HSTL电平用来驱动!

作者: dingtianlidi 时间: 2010-9-15 17:21
好的,多谢!

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)