EDA365电子工程师网

标题: 25Mhz的晶振输入到fpga如何实现倍频到50Mhz [打印本页]

作者: IO357 时间: 2010-8-29 14:31
标题: 25Mhz的晶振输入到fpga如何实现倍频到50Mhz
请教大家，25Mhz的晶振输入到fpga如何实现倍频到50Mhz

作者: 00750 时间: 2010-8-31 14:33
可以用锁相环

作者: ap0704224 时间: 2010-9-16 10:34
可以用锁相环 PLL！2/1。。。

作者: wzichen 时间: 2011-2-22 20:21
只能用锁相环.....

作者: wzichen 时间: 2011-3-6 08:26
PLL

作者: suxiaoli2000 时间: 2011-3-8 09:25
用锁相环就可以了，2倍频

作者: 无缘上网 时间: 2012-5-14 15:24
锁相环

作者: yiyekurong 时间: 2012-5-19 08:29
锁相环

作者: haoyan 时间: 2012-5-20 10:04
altra用PLL，xlinux用dcm

作者: yiyekurong 时间: 2012-5-30 10:02
必须锁相环

作者: tanglj86 时间: 2012-11-3 17:48
Thanks for your share

作者: popcup512j 时间: 2012-11-29 17:30
PLL锁相环。
一般来说除了CPLD可能没有，其他类型的FPGA内部一般都有。
使用特定的IP核就可以调用它们。

作者: brace1108 时间: 2012-11-29 17:47
xilinx中用数字时钟管理核，很方便的

作者: amnesia37 时间: 2012-12-23 10:32
这种一般用锁相环吧

作者: thename 时间: 2015-8-1 18:51
锁相环

作者: bitwxd 时间: 2015-8-26 10:53
为什么cyclonv的锁相环要求大于50M?

作者: tony123 时间: 2015-12-7 13:37
DLL可以不

作者: muyulchy 时间: 2015-12-9 22:18
ALTERA 用PLL XILINX 用DCM

作者: liangkefi85396 时间: 2016-3-22 11:10
用pll即可倍增

作者: liangkefi85396 时间: 2016-3-22 11:11
也可以用计数器

作者: zhangjichao1019 时间: 2016-3-24 21:30

wzichen 发表于 2011-3-6 08:26% ~& _" L2 ]- u. g! j, F6 N/ I
PLL

clock wizard 就可以了

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)