EDA365电子工程师网
标题:
仿真结果分析
[打印本页]
作者:
wkb1987
时间:
2010-8-23 18:21
标题:
仿真结果分析
本帖最后由 wkb1987 于 2010-8-23 18:22 编辑
' t5 {8 Q# F& `6 K- ?9 a/ q% U
# c. Z, U* q( q, T! ]
在提取拓扑结构，生成波形后，遇到如下问题。希望高手们指点下，呵。
6 S. z! C7 Q5 P
1.如果芯片的datasheet的低电平最低为-500mv，则overshootlow是否可以超过-500mv，超过500mv是否会引起芯片的逻辑混乱？若不能，是typical模式下不能，还是fast模式下？
6 ]7 d% w* z, `9 i: M [
2.对于NoiseMargin的取值，一般多大就满足要求？还是得满足与Vil，Vih之间的比例关系？
8 T0 K1 c" h7 q6 L5 W9 ^5 b/ A
谢谢大家！
( x( X$ f' G+ P8 Q0 c
作者:
wakinoda
时间:
2010-8-24 07:58
1.overshoot过大对逻辑不会产生什么问题，但是会影响IC的可靠度，尤其长期在这种状态使用。所以一般datasheet都会注明如此字样：Exposure to absolute maximum rating conditions for extended periods may affect reliability.
. V+ u+ X& r( R$ D" w
所以这种情况还是应该采取termination减小overshoot以达到要求。
1 F' A5 H+ `. E9 z6 G
2.原则上noise margin大于0就可以了，当然根据IC具体要求或者自己的需要，可以设定一个最小的正值以保证足够的margin。
作者:
wkb1987
时间:
2010-8-24 11:29
那我明白了，呵，太谢谢您了，这么早就帮我把问题解决了，呵！
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2