EDA365电子工程师网
标题:
用过xilinx pcie IP的请进来
[打印本页]
作者:
cuizehan
时间:
2010-8-22 12:24
标题:
用过xilinx pcie IP的请进来
我现在在做DMA的时候遇到一个问题。
0 n: n, D& u& J
( l- Z( V, \$ e4 u2 `9 g1 ~# T
发现构造的FPGA构造的memory write requeset TLP可以写进PCIe核，可以看到trn_tbuf_av不断的减小。
1 a/ d; i9 d0 {- E) ~! H# `
8 O" \& p! \5 ?, T1 x" ~
但是减小到0之后，在0和1之间震荡几次，就一直为0了，也就是TLP一直存在PCIe核的缓冲区里，并没有发出去。
N$ f0 }' Q! v! F7 p% N
, C) f: i ^/ M, ?0 h. g0 b
bus_master_enable为1，应该可以发送memory write requeset TLP的啊。
" B, r4 A# P/ L+ D$ A3 R; n# Q
# x v' |) W V. M
谁知道这是哪的原因？
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2