EDA365电子工程师网

标题: FPGA unused pin and VERFB [打印本页]

作者: whyseu 时间: 2010-8-16 15:47
标题: FPGA unused pin and VERFB
FPGA芯片有些引脚没有使用，看了一下cyclone iii的Pin Connect Guidelines，有几个问题想请教各位大侠：
1. 文档上说对于有些引脚，当不使用的时候要接VCCIO或GND。我用的是Quartus 7.2，请问Reserve all unused pins那一项我该选哪个设置？
2.我看文档上说我可以为不同的引脚设置不同的Resreve unused pins选项，但是我找了一下，好像7.2里面没有，还请各位大侠指点一下，在哪边可以设置？
谢谢！

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)