EDA365电子工程师网
标题:
用quartus综合两个模块总出问题
[打印本页]
作者:
maochencw
时间:
2010-7-23 15:36
标题:
用quartus综合两个模块总出问题
在用quartus编译时，总出现top partition does not contain any logic的错误
3 f/ T9 a8 a1 |- Q- d8 L
工程中有两个文件
' p% Z! Z" Z' _9 \
第一个文件muxtwo.v
/ r1 _" c8 m: M4 E8 U- Y X
3 @7 C5 U6 S" Q. S% Q
module muxtwo(out, a, b, sl);
$ A, f* r3 D* n& w5 x+ D
input a, b, sl;
/ ?5 ~, O" ^. g' ^' k
output out;
- \( y0 i- L8 d( ^* U4 }/ u
reg out;
: Q$ r2 H/ |1 D, }) W, A
always @ (sl or a or b)
. _+ V. D( X* i) t/ n& x ^
if(!sl) out = a;
5 L7 J; [& ]9 p2 |' i* D( r* `) k
else out = b;
) v% V* a5 E; Q- E8 Z
endmodule
* ]$ u5 ]7 u; T+ S8 X# q. o/ B
, A3 ]2 Z7 s% \% E% \' R9 {
第二个文件test.v
$ i: B3 {8 T% r" G
//`include "muxtwo.v"
% p1 d7 O3 z2 y% O; L) S
module test;
. S& s- J' w* L0 `' ?2 G1 w4 X
reg ain, bin, select;
2 K2 x2 L2 X4 F# M, B) c
reg clock;
; z# r" }1 k+ Y' h
wire outw;
D/ F8 B1 w" }& S: r
initial
' i1 n. h' [0 o0 v& v
begin
# t0 G+ D2 [" @# z- `
ain = 0;
: p6 J& D) i1 ~( C6 v
bin = 0;
! i7 j9 C! _& V4 l# w, P$ E
select = 0;
+ x. l* H5 Y4 K1 h" [2 o
clock = 0;
7 I& N) w5 Z5 `; I3 r8 F7 o* G
end
# {) _8 f5 X A9 Z( i+ M2 A
" D; H' o) R- M7 G, q4 p6 y* h# J
always #50 clock = ~clock;
. \1 s3 |, {# ~$ v( P- ^, Q' M
+ ~0 Y; r* j/ W" X
always @ (posedge clock)
! ?, N. d" P& O5 X
begin
8 e% d& N. e8 O2 L% O
//ain = {$random}%2;
! v9 \* B# b' K$ ?& J
//#3 bin = {$random}%2;
' b9 j& n* c/ I' e k
ain = 1;
" F3 y; |% C8 u5 I0 B
#3 bin = 0;
) ]5 c# K) v# h% |, O( w0 _# U
end
9 ^2 U5 U& j# X+ m8 I7 q) l
always #10000 select = ! select;
8 I# T& R& A+ d" q
muxtwo m(.out(outw), .a(ain), .b(bin), .sl(select));
" w# C% n0 X& c6 Y2 j$ F, Y+ i! b
endmodule
: {1 k) D3 J% k
8 y) A) X; Z1 Q# h$ M. l
各位看一下，问题出在哪里，我现在纠结在这个问题上一天了
作者:
maochencw
时间:
2010-7-30 09:38
问题已经解决，这是由于test.v的模块中没有输入和输出造成的
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2