EDA365电子工程师网

标题: 差分3W规则求教 [打印本页]

作者: liuli    时间: 2010-7-13 15:26
标题: 差分3W规则求教
本帖最后由 liuli 于 2010-7-13 16:36 编辑 . j* @1 e' X, |7 r. a2 m8 r# r8 W5 R
" \+ h' j/ _  N+ v0 k/ b9 T
求教,在cadence16.2中,差分线之间如何设置3W,而保证不报DRC。7 J/ D7 r# G, {4 s8 ]
现象:在16.2中,很多走线设置了差分属性,然后再想设置差分线之间遵循3W规则时,走出来的差分线就会报DRC,
3 M; u; l& C6 g, V3 P$ T0 N9 r就是说差分线对内的物理属性(线间距)与3W规则冲突。求解。。。
& r# F4 x) n# y2 K4 U0 ^# |, j8 x多谢多谢
作者: liuli    时间: 2010-7-13 16:50
希望大侠们不吝赐教·~
作者: mrzyb    时间: 2010-7-13 20:54
高速差分布线有的尽量靠近,这就不需要什么3W规则了。另外,对于高速差分布线,有两点要注意,一是两条线的长度要尽量一样长,等长是为了保证两个差分信号时刻保持相反极性,减少共模分量。另一是两线的间距(此间距由差分阻抗决定)要刻意维持不变,也就是要保持平行。平行的方式有两种,一为两条线走在同一层,一为两条线走在上下相邻两层。一般以前者实现的方式较多。等距则主要是为了保证两者差分阻抗一致,减少反射。对差分对的布线方式应该要适当的靠近且平行。所谓适当的靠近是因为这间距会影响到差分阻抗的值, 此值是设计差分对的重要参数。
作者: liuli    时间: 2010-7-14 10:45
回复 3# mrzyb * i( G7 q# |' A' o$ z7 Y

; a( E% L- ]! x. `9 f3 |2 n) R' @/ a( T, B. @
    谢谢你了,但是你所答非我所问~·~
* ?, g% ]% v- {0 z2 V    我问的主要是规则设置,如题~
6 f7 U' [7 B- b" R6 U    继续求解,希望有人可以帮忙,再次谢过
作者: zly8629481    时间: 2010-7-14 19:39
15.5中:# j+ i' Q* ^; U7 A
方法1、加上这个属性:
! D9 ]: U- G4 B& d! ^) B& { 9 r: R/ d7 ]3 S) a" h. S
方法二、在这里也可以加:
6 }% z. D3 S  o' H
+ T5 j+ I8 W) B0 e/ l5 Z方法三、这里也行:+ \* V' x# o4 X3 Z; g: O# L6 \

! ], t+ r) B0 d2 B4 Y* \1 X" B
. R& m4 H) z! F9 u方法三16.x没了,你找找一、二吧,方法都是想通的。
作者: liuli    时间: 2010-7-15 14:24
回复 5# zly8629481
. C5 G/ V/ u9 x7 v3 \- C0 w( R3 k9 y; i; |, R6 C
: c' q" n7 @/ x9 l) K% V  ^
    多谢达人,我去试试,感谢~~~
作者: liuli    时间: 2010-7-16 13:53
回复 5# zly8629481
+ r1 s- L  C3 b/ m5 P
' f6 b) M) u$ H  |& }7 B! M4 E+ @0 Q0 s( E
    好像还是不行,无解中。。。




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2