EDA365电子工程师网
标题:
请教问题（fpga）
[打印本页]
作者:
cwfang
时间:
2010-5-31 09:53
标题:
请教问题（fpga）
现在想要设计一个原理图，ad输入，da输出。
& }1 M7 }1 y9 g( L
其中ad芯片输出的是lvds信号（500M），给一个高速fpga（信号的频率会降到250M)，然后高速fpga给一个大容量的fpga，接着信号（250M)又给另一个高速fpga。然后输出lvds信号（500M）给da芯片。
. F; h" R. |4 o7 A
" b7 S( Q/ A% [0 e6 y1 w
现在想问的是高速fpga输出的是lvds信号还是普通的ttl信号好实现？
作者:
cwfang
时间:
2010-6-1 11:17
回复
1#
cwfang
4 @! ~9 X% x9 b3 S! }0 ~
: V' o }+ U; E$ b9 w
* A5 L; \4 Y8 x5 t+ r6 K9 |+ n
这个问题怎么没人响应呢
作者:
weign
时间:
2010-6-1 21:20
信号降到250M,你是打算做拼字处理吗?给一个大容量FPGA,接着又给另一个高速FPGA...看不明白,为什么不直接使用一个大容量的FPGA呢?如virtex5系列...
0 K E' Y+ \' C" X! s$ z# B" s
$ u0 t1 ~/ K# W) k
使用lvds电平....
作者:
cwfang
时间:
2010-6-2 08:26
回复
3#
weign
0 Z2 p) y2 P& `7 k
; q$ p( A% U/ R5 K
6 H$ K$ f7 @% N$ E5 y
高速FPGA只用来处理信号，不占用内部资源。而大容量FPGA相当于一个RAM。如果只用一个大容量的FPGA，我们已经做了一板了，只能达到200M。用的芯片是stratix2的片子
作者:
uestczgm
时间:
2010-6-2 20:38
那么高频率自然用lvds了
作者:
weign
时间:
2010-6-2 23:34
回复
4#
cwfang
; z9 w% D G- @
! w4 z: p8 i8 z7 [$ m' f2 K
. y7 i2 D2 M( i! |7 u! N0 K
感觉很浪费...altera的片子只用过cyclone3,跑过400MHz,没问题...
作者:
cwfang
时间:
2010-6-3 08:14
回复
6#
weign
9 r8 B- P* _5 m0 ]+ v1 J% G. Z, e/ P
# s* c6 ^& m' V0 e7 [0 y5 r/ G
: O0 H/ Y/ u) |! O
IO的速率能达到，没问题的。只是内部处理的时候，速度达不到
作者:
weign
时间:
2010-6-3 19:40
回复
7#
cwfang
% r1 b; x4 V/ ]
+ M E+ b7 n* J
& e3 t+ }$ [, Z( H8 m# x
我是做硬件的,FPGA代码偶尔才写...尝试使用片内总线做高速互联,数据分模块同步处理,再在模块中使用流水线式处理,注意单位模块cash的算法...不知道这个提议是否有帮助
作者:
cwfang
时间:
2010-6-3 20:44
回复
8#
weign
4 `! o- D3 T) j; J$ l+ D
2 J; P) K: a4 |$ F' ~) s c% |
' O- V" i, s$ @# {; l9 D# w
恩， 谢谢哦！
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2