关于DDR信号辐射问题

shqlcdd

请教一下各位，我在做机器的EMI辐射实验时发现频点在DDR1时钟频率（133MHz）和它的倍频上老是超标，很难压下去。
4 |* k2 [, V( L: Y我看我师父的DDR1供电和参考电压引脚周围都放的是几个100n的贴片电容，稍远一点就是220微法的铝电解电容（看其他的参考设计也是这样）。请问高手是不是DDR附近一定只能放100n的电容（上面的设计是否有问题），还有就是是否有降低辐射的好办法。我是新手，问题有点低级，麻烦各位了

Colin_SI/PI

我这里从SI/PI的角度分析下这个问题：
133MHz刚好是时钟信号的频率，产生EMI的根源很可能是时钟信号，也可能是数据信号和地址信号
2 h6 P6 d& j. {" b$ g% o因为数据信号的频率是266MHz，地址是133MHz；
产生原因可能有：
8 A0 @+ Z3 b. j% W" w, `( x
9 B4 ~& |# a/ a# f5 G+ l1.CPU的驱动能力过强，负载较轻导致信号过冲过大，高频分量增加，导致EMI；如很多芯片有不同驱动强度，这个
和负载大小，走线长度相关；
% ^4 j. K% F6 g
- u8 p4 R$ x1 K% e( _2 J; Xdq_full             Full-Strength IO Driver
4 X7 d. C  j5 @2 ]dq_half             54% Reduced Drive Strength IO Driver

2.整个链路的阻抗不匹配，如CPU的输出阻抗，PCB走线阻抗，DDR的输入阻抗，不一致，导致反射大，导致EMI；DDR的数据线上需要串接电阻进行端接；地址和时钟信号
如果存在多负载也需要端接；
: J) T; ~8 U2 k- K' Y
3.DDR的电源完整性，如去耦不足，电源噪声大，影响信号质量；

" e1 n- {  S# f8 W. Q; Q: c/ G# W7 Y4.SSN，DDR的信号I/O同时翻转导致，信号之间的串扰也会导致EMI；

. L0 g6 C/ G7 E解决以上问题最好方法是通过仿真和测试配合调试。

奋斗者

专业分析，受益匪浅

kaka198510

看的不是很明白

lililu

学习了

cccccc32

学习了！！！

xiang

学习了

wangjunchao401

对于电源线加粗不仅仅是从电流的角度出发的，还要考虑寄生参数的影响，在高速最怕的就是寄生电感，你的电源线如果不够粗的话，那么它的寄生电感将会很大，如果在某一时刻，你的总线全部处于驱动状态，那么就会瞬间有一个非常大的剑锋电流，这样，即使很小的寄生电感，也会带来很大的电压差，当然会有更大的辐射。

tfj20032570

下载来看看，谢谢楼主

Terry103

高手好多啊   学习了

cjj123

学习了～～

anne_qian34

学习了～～

yangzengxiong

学习了！

keysheha

回复 8# shqlcdd
, x' k+ k! X/ a0 D. ~% l

"3. 想问一下，好多地方说加宽电源走线的宽度，但我感觉走线只要能够达到电流容量了，为什么还要加宽啊。"
# f" h2 f( C2 ^+ I$ U, a4 J较宽的电源走线具有较低的等效电感，这样对于数字IC有较低的高频阻抗，提高电源完整性。
5 D. I0 g- C" z2 ?" tIC在低频情况下电流阻抗很小，但在高频下受到趋肤效应，以及高频本身特性就会导致阻抗过高。

一旦IC内部电路有瞬态电流要求时，高阻抗不能很好满足其电源平稳特性，可能会带来功能甚至是性能的问题
+ G) m; b" a! ?7 F8 |( V所以对于高速电路的电源线路，都要加宽些。

shqlcdd

回复 7# honejing
; c. h; @! J$ c
6 ^7 V& s- s+ c. I4 N0 C
1 u7 i2 ^, m/ z# @  B/ p' n( m    谢谢你的建议。这个板子DDR下面电容有过孔到地，只是只打了3个过孔，
可能少了点。用软件计算了一下，信号线的特性阻抗差不多到140ohm了，
1 k* y: v% \, r8 g; O; H% S: l我试试用100ohm的端接电阻试试。另外我试了一下减小时钟差分电阻好像
7 e! q& o4 w' d+ F; ~/ y' ~0 `- |也有效果的。