EDA365电子工程师网

标题: PLT格式的ESD Protected Area LOGO,可直接导进BRD [打印本页]
作者: ebaozi    时间: 2010-5-11 14:06
标题: PLT格式的ESD Protected Area LOGO,可直接导进BRD
ESD protected Area.rar (215.18 KB, 下载次数: 131) 6 t' f- u& o$ C( |
共计13个，从小到大。
3 r' u3 B3 T% E9 q! b/ `5mm*4.5mm----90mm*75mm" B3 a$ r. j# M9 H0 L$ l
发出来省得大家再做了。
8 M+ Q8 T" W) m8 P( k+ F2 ~
作者: pippo    时间: 2010-5-11 14:32
提示: 作者被禁止或删除 内容自动屏蔽
作者: 黑月    时间: 2010-5-11 20:02
本帖最后由 黑月 于 2010-5-11 20:03 编辑 ! ~: I/ r. ~8 R+ E* X

7 d; O' H: |/ O8 D3 v% F回复 1# ebaozi & V& P6 t3 E+ W5 S* E, a
3 K- I. D- D1 p8 A

: n+ B. v5 g: `! a8 p/ P        导入后的类是：" S6 G; S: g" w' [( L5 y3 z
LINE
, D; {- P1 r0 e5 Kclass         MANUFACTURING' f# Z5 d2 M5 J7 X
subclass      PEN3
4 v. |) t* u$ e0 V
+ [1 i: X; W$ c- F- h" L是不是要添加在光绘silktop层？. l0 X! l$ D& I

+ X0 e. ~/ ~: N# @如下：
, U, y3 k9 I  g" s- U0 d7 t% |3 h
作者: ebaozi    时间: 2010-5-11 22:38
本帖最后由 ebaozi 于 2010-5-11 22:57 编辑
9 i5 ?  d' b+ p. F6 o7 X2 m9 C4 O  s4 x: _8 g( R" j2 T/ W9 F
对的，把该层添加到到topsilk里就可以了。0 e0 p5 W: P7 _" r% a9 j& P; W
如果要添加到bottom层的话有两个办法+ V; y3 A! R/ p
1.镜像greber，单独做一层到CAM350里镜像一下，mvoe到bottomsilk层，这样比较麻烦。9 F+ S& `8 V$ v& f4 L
2.镜像图片，重新出PLT文件放到bottomsilk层。
作者: speedmine    时间: 2011-6-7 15:32
正在找呢，楼主真是好人
作者: hunterwang    时间: 2013-5-15 08:04
作者: hunterwang    时间: 2013-5-15 08:09
作者: qqtolm    时间: 2014-5-22 11:45
试用一下
, [& |- c/ a# v0 V' V1 Y3 I( S3 P
作者: qqtolm    时间: 2014-5-22 11:51
不怎么好看，还是标准的好看。
作者: linyuanfei    时间: 2014-8-6 10:15
ebaozi 发表于 2010-5-11 22:388 K  Y7 _+ T4 l" T! _/ r
对的，把该层添加到到topsilk里就可以了。
4 f3 w' {4 M9 v  b5 _# K如果要添加到bottom层的话有两个办法  P/ n8 g" N: h  Y6 c
1.镜像greber，单独做一 ...
( \& z& u( R" a  \2 o
非常感谢您共享的ESD logo，最近在研究allegro中如何加入logo，有两个问题请教一下您，还望百忙之中能解答一下，先谢过！
7 H' `; u/ O2 w/ h/ P# y9 V) ~( _7 E问题：
* f( y2 d5 v( A* e" }0 Y1、我查阅了资料，可以通过“IPF方式-任意图形”方式添加logo，在用RATA RASTER (BMP) TO Allegro转换生成out.plt文件，在mechanical symbol中导入后发现，图片logo显示不全，很郁闷，无法解决！不知道您是通过什么方式生成的plt文件？; N! I+ y8 X3 e, Y$ r% M
2、如果我想将logo显示在etch，露出铜皮的话，是不是可以通过出光绘文件时将logo对应的层加载到top silkscreen和top soldmask就可以了？! r& R. K5 P* L2 P
我刚开始学习电路设计，期待您的指导，谢谢！
作者: eddiemoon    时间: 2014-8-6 11:15
我靠，直接 import-ipf就倒进去了，是挺方便，但是有点不标准哦，没白色的好看哦，还是多谢楼主了
作者: ebaozi    时间: 2014-8-14 14:56
linyuanfei 发表于 2014-8-6 10:15
% D( z5 T8 U8 h  z! B5 U+ h6 z+ C1 ?非常感谢您共享的ESD logo，最近在研究allegro中如何加入logo，有两个问题请教一下您，还望百忙之中能解 ...
6 `" D4 T6 Y) n# ~7 @0 n- K- }
1.我也是用RATA RASTER (BMP) TO Allegro生成的plt文件。你生成的logo不全，能否把导进去的图片发上来看一下？1 u# t  l  A9 s/ ^! p
2.如果要将logo显示在etch，可以将logo放到对应each层，如果要露铜，那么对应的soldermask层也要放，否则会有阻焊。
作者: ebaozi    时间: 2014-8-14 14:58
eddiemoon 发表于 2014-8-6 11:15) P/ s( [+ B# X# c2 c, g1 K8 P
我靠，直接 import-ipf就倒进去了，是挺方便，但是有点不标准哦，没白色的好看哦，还是多谢楼主了
" }) Y2 I: [8 K0 a
导进去是什么颜色？层的显示颜色可以随意设置的吧。
作者: linyuanfei    时间: 2014-8-14 15:39
ebaozi 发表于 2014-8-14 14:56
4 ?; H7 Y2 U7 \2 J( N1.我也是用RATA RASTER (BMP) TO Allegro生成的plt文件。你生成的logo不全，能否把导进去的图片发上来看 ...

0 ~) E; e# d; Q问题已经解决了，是我太心急了，用RATA RASTER (BMP) TO Allegro生成 plt文件需要等待一会，我开始以为小老鼠出来就OK了，其实那是等待的意思！呵呵，现在都能完整的导进去了。就像你说的，plt导入时新建了logo层，然后出光绘的时候将logo层添加到了etch和soldmask！$ O$ g, ?; O1 c. z; [2 e' f
非常感谢你的回复！



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2