EDA365电子工程师网

标题: pads 9.0差分 [打印本页]

作者: nazar 时间: 2010-5-10 10:46
标题: pads 9.0差分
从cpu出来的ddr 时钟差分线，要到两片ddr上去，走一片就容易走，但是另外一片时钟找不到方法走，连不上去。、

哪位大侠有好方法指点一下？

谢谢

作者: 海林 时间: 2010-5-10 11:13
有两片DDR时,CLK信号是一定有打孔才能走通的.

作者: nazar 时间: 2010-5-10 15:00
谢谢楼上的回答。
确实要打过孔，我的问题是，我先走了一组，也留了过孔，现在想从过孔那里开始走另外一组（或者从还没有走的那一对pin开始走也一样）就没法走差分了。我在router中选中其中一个via（或者pin），发现线根本拉不动。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)