EDA365电子工程师网

标题: PADS LOGIC中怎么ERC检查原理图的错误？ [打印本页]

作者: decentboy 时间: 2010-4-29 16:43
标题: PADS LOGIC中怎么ERC检查原理图的错误？
各位：最近小弟在学习PADS LOGIC，做完一个原理图，想检查下，怎么没有发现ERC这个功能呢？是软件本身没有还是在哪里设置？如果没有的话，那用LOGIC画完原理图怎么知道有没有错误呢？

作者: decentboy 时间: 2010-4-30 09:50
怎么没人回复呢？自己顶起！

作者: fedorayang 时间: 2010-6-19 14:17
https://www.eda365.com/viewthread ... hlight=pads%2Blogic

作者: Adayi 时间: 2011-4-10 15:23
提示: 作者被禁止或删除内容自动屏蔽

作者: cxyjoe 时间: 2011-4-10 21:15
个人觉得真正的检查还得靠自己，大部分的错误DRC检查不出来

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)