EDA365电子工程师网

标题: 负片层是不是只能铺铜，不能走线？走线就很多DRC，说走线和铺的铜之间没有间距 [打印本页]

作者: moybe 时间: 2010-4-9 14:31
标题: 负片层是不是只能铺铜，不能走线？走线就很多DRC，说走线和铺的铜之间没有间距
负片层是不是只能铺铜，不能走线？走线就很多DRC，说走线和铺的铜之间间距是0，如果能够走线应该怎么设置？

作者: zly8629481 时间: 2010-4-9 21:58
可以走线，不过不推荐这样做。
非要走也可以，负片层的铜皮一般是静态的，不会被走线推挤，所以爆间距是0的DRC。、
可以手工把铜挖一下，或者用动态铜。

作者: moybe 时间: 2010-4-12 12:53
那也太痛苦了，只能用正片了。谢谢啊

作者: 沙漠之虹 时间: 2010-4-12 13:51
负片层走线到了Gerber里面会变成分割区哦，最好还是按规矩来。混合走线层用正片很正常的，不必非得用负片。

作者: hzhz20054758 时间: 2010-4-20 23:02
其实是可以走线的，不过一般不在GND里走，一般在VCC层走，不过不可以直接走在VCC层上，而是要建一个VCC-IN的层面，这层属于VCC层，所以VCC-IN层只走线，不需要普铜和画Anti Ecth。但是在VCC层上要用Anti-Ecth将VCC-in层走线部分填补上，不知道这样说LZ能不能理解

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)