|
EDA365欢迎您!
您需要 登录 才可以下载或查看,没有帐号?注册
x
情况是这样:! D. q4 r, y* e. l7 m1 g
1\ 我的文件是PADS2007的,导出ASC,然后导入到2005里面打开.
) A$ \# Z7 i2 }( A' k2\ (注意:文件在2007里面是完全做好了的),, P ^9 b! E, n3 k0 X3 l U
3\ 在2005里面再次通过灌铜,检查安全间距是没有问题,可是在检查连通性的时候出现很多错误.错误地点就在屏蔽罩上的那些地孔上. 通过查看过孔属性发现里面stitching项已经打上勾了,- \2 x6 N: z9 t' D* @
6 B j* E% V9 [
/ [. e+ t; k" _
: {3 }' r F" ?5 A3\ 后来取消这个勾后,不用灌铜,连通检查没有错误,这是为什么呢( @2 m4 A4 s. }0 R& `/ \9 H) ?
" S% G {) o+ ^2 }1 u4 L* u问题:
9 S! F& @2 P& B* R U$ x1\stitching设置是缝合孔,到底有什么实际性的作用,跟不勾选有什么区别呢
7 U* p, _ E. T5 r( V 1 I/ \/ X @" m3 J
& S( U5 V6 A* N7 z0 {' z }2\ 为了使连通性检查不出错,一个个把它们改过来真是麻烦,有什么好的方法?
8 m1 `9 c* q) D 0 q; W$ l1 s" W
, J( O2 k; C' s2 c" S* H5 _8 s# A3\我在filte过虑器里面只选VIA却选不上它们,难道它们不是过孔了吗?
4 U' Z6 Y' s0 e6 ^ a4 q/ I F
. T8 z F. g7 u$ r9 b ; m* I' o& U4 x7 N% ^
4\从2007到2005这些孔怎么就加上勾了呢,其他的信号线过孔怎么没有报连通性错误呢?* f L- o* c* [
4 m, X! G* Y5 r0 P9 I 7 T9 |! u. @1 D
5\怎么避免这种情况呢,以前怎么没有碰到..1 c5 c8 [: z+ ~, |! h! y
1 t0 @/ ^: Z. C4 r! g3 | ~6\有没有关于这stitching的资料,让我也见识一下..谢谢了/... |
|