EDA365电子工程师网

标题: [ 求助] 芯片多個電源引腳，應該取哪個腳來做目標阻抗仿真？ [打印本页]
作者: honejing    时间: 2010-1-20 22:12
标题: [ 求助] 芯片多個電源引腳，應該取哪個腳來做目標阻抗仿真？
芯片通常多個電源引腳，若我的電源引腳是用走線的方式連通，那應該取哪一個腳來做目標阻抗 (Target impedance )仿真？
作者: gonethewind    时间: 2010-1-21 14:08
大致评估的话，通常把power引脚short在一起，把ground引脚short在一起，然后求目标阻抗。你是做chip PI的？
作者: sipiemi    时间: 2010-1-22 00:59
wrong concept, good PDN requires impedance at all IC power pins meet target impedance.
作者: gonethewind    时间: 2010-1-22 07:54
这个。。。你要是有足够的条件，当然算一遍比较好了
作者: honejing    时间: 2010-1-22 13:23
" wrong concept, good PDN requires impedance at all IC power pins meet target impedance.", B* A- r( D/ ^* C6 G( ?1 ~) A+ q

. _5 b( f' C( Y1 O3 樓 sipiemi的意思是每一個 Power pin 都要 meet.。那請問，那我有同一組 VDD 有6 個 pins 在不同的位置，當某port 下 de-cap 調到 meet target impedance，這時由另一個 port 看進來的target impedance 卻又over Spec. ，有如此反覆的情況，要如何處理？
作者: gonethewind    时间: 2010-1-22 15:05
de-cap的优化是个循环迭代的过程。不能只考虑一点。
作者: 袁荣盛    时间: 2010-1-25 17:55
同意楼上
作者: tlmj206108    时间: 2010-2-9 16:31
应当把所有引脚设为group来整体计算阻抗，算其中任何一个管教都是“只见树木不见森林”。
作者: honejing    时间: 2010-2-9 16:59
"应当把所有引脚设为group来整体计算阻抗，算其中任何一个管教都是“只见树木不见森林 "
) c  r0 ]  j5 v& ~" v- H4 ^1 E# H# a, b# C
我的覺得把所有引腳都 Group 起來只是方便的做法，有Tool 是這麼做才比較容易收斂，也有Paper 這麼做，但是我是覺得單獨看才比較符合實際狀況，你說的對“只见树木不见森林 "，但是我就是不要看森林，而要仔細看樹。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2