EDA365电子工程师网

标题: allegro使用经验：mirror group [打印本页]

作者: chenxztiger 时间: 2010-1-13 14:05
标题: allegro使用经验：mirror group
allegro mirror一部分（包括器件，走线，过孔）有时还不好实现，在使用中摸索了一套方法，请大家指正
1，把需要mirror的group放在一个合适的地方，把不用的删掉，因为要替换via

2，move cline，找好座标，mirror geometry，要用user pick

3，via move时不能mirror，只能在copy时mirror

4，分别export subdrawing，分cline和via，via只需V1－2，

5，用写字板打开cline.clp，替换cline的层，top用bottom替换，以此类推，替换时用"ETCH/top"，多一点字符，以免替换错

6，用写字板打开V1-2.clp，替换V1-2，用V5-6替换。还要替换一个属性，nil t (，用nil nil (替换nil t (中的t好像是表示mirrored的意思，如果不改成nil，过孔类型是V5－6，但层却是从L1到L2。

7，mirror symbol，要用user pick，统一的坐标

作者: mingway 时间: 2013-1-15 15:01
?? 什么意思！初学不懂，将详细点啊！楼主！

作者: lh08101276 时间: 2013-1-15 15:17
用16.3以上版本可以将需要mirror的电路模块建成一个复用模块，然后在复用他，复用的时候可以mirror整个模块

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)