EDA365电子工程师网

标题: SDRAM时序计算 [打印本页]
作者: refine1986    时间: 2009-12-8 00:14
标题: SDRAM时序计算
本帖最后由 refine1986 于 2009-12-8 18:00 编辑 % n$ ^/ M! g9 K
. g2 l1 @- |0 M
关于sdram时序计算：& }  Z( E1 i, P" b3 r
cpu：S3C2410   SDRAM : HY57V5616204 Z4 y. P& \  x/ v
from：cpu  to sdram
- x7 o! Q; J2 N. }cpu的参数和时序图如下：
- F1 L9 p' g2 o2 y# [0 J " Y# @' t  X7 \) h/ z, n3 W# J

1 _% v3 P& n- _$ b! S. hSDRAM参数：0 ~  A/ {) I1 Z: L" S* M1 f4 s9 Y

5 B% ]" W2 O  l9 n2 q9 y6 C以cpu写数据为例：, d0 U% V5 e9 r: k1 n
数据线飞行时间计算公式： Tft_max<Tclock -Tcomax_driver - Tskew - Tjitter - Tcrosstalk - Treciver_setup + Tft_clk% U: v; T- ~- ^+ Q) y, k, p
按sdram数据表，以cl=3，则Tclock=7.5 Treciver_setup=1.52 j% v7 J4 @; C# W9 x  Q7 g0 w% ~
按cpu数据表，Tcomax_driver=Tsdd=76 A( c5 z8 F! F
忽略其他项，则Tft_max - Tft_clk<7.5-7-1.5=-1
/ T# Y" h& a/ I! z/ w4 C由此推出时钟线比数据线长6in; ], C: {% p6 V" c2 m7 y/ c+ n
不知道是不是计算有问题，
作者: refine1986    时间: 2009-12-8 18:02
上网查了下，有些数据手册要求sdram布线时，时钟线要长于数据线
作者: partime    时间: 2009-12-8 21:05
根据经验，这个数值太大了。再仔细算算。
作者: refine1986    时间: 2009-12-8 22:19
我也感觉结果有些不对劲，但我找不出那个地方有问题，还请大家指点迷津啊
作者: partime    时间: 2009-12-8 23:01
我不是做si的，但我知道一个通用的规则：clk大于其它有线.1.5inch<data<6inch.其它无所谓。
作者: refine1986    时间: 2009-12-15 01:08
本帖最后由 refine1986 于 2009-12-15 22:36 编辑 7 V3 ?$ ^$ b0 u
! \, t! K2 \8 g( T; w" ?0 M
三星垃圾，好不容易弄到模型，测试负载和Vmeasure等数据又没有，翻遍了数据手册也没找到，无法仿真，xx棒子
作者: mening    时间: 2009-12-16 12:55
模型里面连这个都没有，那还叫模型吗？
作者: winboy755    时间: 2009-12-16 17:48
LZ,三星的模型你是怎么弄到的？
作者: refine1986    时间: 2009-12-16 23:17
给三星发了邮件，三星不鸟我，又翻了遍数据手册还是没有，无奈，参考2440的模型设置了相关参数 ，
作者: refine1986    时间: 2009-12-16 23:22
实际上时钟是100M，因此要按10ns算，仿真出来时钟flighttime是-0.7ns，最终算出的结果是Tft_max_data<0.6ns,Tft_min_data>-1.1ns,



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2