EDA365电子工程师网

标题: 用PADS 2007 (PADS LAYOUT ) Verify Design 验证时，与电源层连接的过孔问题，请教 [打印本页]
作者: xuezhile    时间: 2009-11-25 20:48
标题: 用PADS 2007 (PADS LAYOUT ) Verify Design 验证时，与电源层连接的过孔问题，请教
本帖最后由 xuezhile 于 2009-11-26 11:09 编辑
2 P7 p7 c7 R" }  [+ J0 f. v0 h& ]
! ^* H6 n$ V. g  x" D' i  ?. V  {" D& b谷歌，百度了很久，还是没有找到解决的办法，+ D" c3 X& S5 L
恳请各位DX帮忙分析一下，非常感谢，7 Q/ Q5 k5 E$ C  w

* b) b2 r; N* |& A1 k! F2 a软件名称：PADS 2007 —PADS LAYOUT 9 \6 M/ t5 r: P& W2 `
具体问题如下，我的板子是六层的,一TOP LAYER, 二GROUND LAYER,三INNER LAYER1
+ l' z; J, P; ]  N8 S四INNER LAYER2,五POWER LAYER ,六BOTTOM LAYER
% h6 t. O3 o3 }' W% f6 F
1 M2 R3 U% X) i9 O1 v' T其中 POWER LAYER 用的是Plane Type 为 no Plane , 采用，在电源层，将多种电源进行分割的方式。
: D0 D. m9 B" J, R
, `) R9 |7 \0 p9 A- j/ H# a. ^现在出现的问题是，我通过过孔(via通孔)与电源层连接，例如：我用过孔将电源层 VCC1V8的电源引出来，连接到芯片或电阻电容的引脚上，
# v1 L' g% k' P9 h1 h+ G6 ~/ t! u% L3 \+ z# {: b+ L2 T2 g# v4 P9 {
在进行Verify Design 的 connectivity 检查时，提示VCC1V8 有很多没连上。+ b; X; q# B0 K9 B% m
. W! d: n6 u- F- o3 x9 O
现在有一点不明白的是，过孔都是连接到同一电源层net上，为什么会提示错误呢~- B% u8 x2 E# [! H4 ?1 m5 ^4 K
恳请指教，多谢
& B5 h: B& `$ l* ]2 s$ Y文件见附件- D- b( d- t; A
附：出错报告
( i* [- [4 l5 n) ~# \: Y5 D& KCONTINUITY ERRORS REPORT -- hello.pcb -- Wed Nov 25 16:55:52 20096 M0 v! m7 A' @" @* q, q- b, O
4 ], ^# `2 }9 b* d5 {1 ?
Isolated subnets for: VCC1V8, _1 }* M9 {7 _, p' J) N
*** subnet # 1! u6 p/ |3 u, h3 u, S
C138.1 VIA(5622.72,-4063.94 L1)
4 H; p( M/ Q8 C( i8 t*** subnet # 2
% j. m6 [/ o3 f8 S' C% xC81.1 VIA(6002.4,-2068.94 L1)
/ M, s; c5 w* P: z7 t# m% o3 D。。。。。。7 p& ~, s7 L; R* z8 p
% b# j6 e& q7 }; h! K& O
** subnet # 21$ R0 b3 E5 W6 P2 }3 n
COPPER(5803.5,-3606.5 L1) HATCH OUTLINE(6712.5,-3216.25 L5) R47.1 VIA(6275,-4075 L1)。。。。。。
作者: whipple    时间: 2009-11-26 10:31
你把文件发上来好分析下  这样不好找原因
作者: xuezhile    时间: 2009-11-26 11:03
好的，谢谢，O(∩_∩)O~
作者: xuezhile    时间: 2009-11-26 11:13
我的PCB图，在附件中，恳请各位DX帮忙

wyxdemo.rar

1.53 MB, 下载次数: 159, 下载积分: 威望 -5

作者: neg    时间: 2009-11-26 19:11
电源层的plane都没分配网络，
作者: xuezhile    时间: 2009-11-27 11:25
电源层的plane都没分配网络，" z/ V- U% G: |* F) P% a
neg 发表于 2009-11-26 19:11

" \* n6 X8 E. K5 w* `谢谢您的回复，电源层应该是分配网络了的，
, C2 L  v  w2 z3 t: e现在问题解决了，不过还不是很清楚原因。
! }, H4 y  [# I: B
1 [$ e* t2 I  u8 g  H把提示错误的过孔的file:///E:/Circuit/bisi/via 0 f9 c, u3 y/ G" V# j
stitching  属性去掉，就不报错误了。
0 u6 A$ ^8 S: F% c% {+ F# F3 H5 _+ k2 q" c" x+ J
知道的朋友，帮忙解释一下，O(∩_∩)O谢谢
作者: wengui    时间: 2009-11-27 14:57
為何要用NO PLANE呢?
/ q+ c4 ?! ?* ]用CAM PLANE才可以ASSIGN NETS
; N; p; C+ ~- ~並且電源與地層用COPPER來鋪會較好
& Z( I0 J$ A  b* ?! f* B0 g有的TRACES打架了
作者: xuezhile    时间: 2009-11-28 15:10
7# wengui
# e% O7 z- M% u; X5 x
: Y" _6 L  j1 k2 O电源层是采用，多种电源共用一层，根据供电类型，进行电源层分割。
作者: lisaliang0520    时间: 2009-11-30 17:26
我的版本查出来是没有错误的阿
作者: xuezhile    时间: 2009-12-1 09:03
9# lisaliang0520 $ L  C; M3 o# m, j( D: F8 L" C
- [) D+ R& M: I
这个板最初是用2005画的，后来用2007改了这后，再做检查就有错误，不知您用的那个版本
作者: julia.happily    时间: 2011-6-30 10:33
good
作者: michal_pp    时间: 2011-9-6 23:33
怎么解决呢
作者: xxlljj    时间: 2011-9-7 09:18
我在铺铜时有次过孔报错，删了之后就没有了，可是铜也过不去了，也许是因为那是块很小的碎铜的原因吧
作者: cgh8020    时间: 2011-9-9 13:51
xuezhile 发表于 2009-11-27 11:25
& |9 [0 S: e% L$ B7 K, E6 {谢谢您的回复，电源层应该是分配网络了的，; s* @# C9 j! `* v! a. C+ C
现在问题解决了，不过还不是很清楚原因。

. k6 G6 }  W, {, l" A"stitching  属性去掉，就不报错误了。"* Y5 c2 H0 i/ H- k0 ~

: _0 U( |9 |/ m- ?8 y' R1 `这个方法有效。我的是从pads9.3转成2007出现这个报错，具体原因不知。
作者: liaozhixiong    时间: 2011-9-9 14:05
LZ怎么解决这个问题呢？你发的那个图我看不到？
作者: xuezhile    时间: 2011-9-14 19:34
liaozhixiong 发表于 2011-9-9 14:05
1 G% n* Y1 e) `7 eLZ怎么解决这个问题呢？你发的那个图我看不到？
! m1 c! {1 u* U% p* C
把提示错误的过孔的 . r  P! w8 ^0 S/ ~3 T9 |) H* x' H2 B
stitching  属性去掉，就不报错误了



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2