EDA365电子工程师网

标题: 【问高手】关于多层板的布局布线的问题 [打印本页]

作者: mengzhuhao 时间: 2007-10-8 23:07
标题: 【问高手】关于多层板的布局布线的问题
有人说对于多层板所有的信号线最好都走内层？这说法对吗？怎我看到一些多层板内层外层都是密密麻麻的？
走线走内层还是走外层有什么讲究吗？有些人说重要的信号线走内层？
内层走线信号的频率有什么限制？好像也不是什么频率的信号都能走内层吧?是不是频率越高越容易被衰减掉？
还有就是多层板，内层有可能有多层的地与电源层，有人说一般地与地层最好不要互相覆盖？比如数字地不要在空间上覆盖这模拟地？
电源因为有多种类型要分割开始是必然的，同时也必然导致走线跨越，那么信号线如何布局才能将不利情况减少到最低？
先想到这里，边看高手回复边想吧！！！

作者: wing 时间: 2007-10-9 15:54
好问题！等待．．．．．．高手回答．

作者: alooha 时间: 2007-10-9 16:33
提示: 作者被禁止或删除内容自动屏蔽

作者: mengzhuhao 时间: 2007-10-9 17:24

原帖由 alooha 于 2007-10-9 16:33 发表 0 F. g5 E8 n* }# _
这是个鱼和熊掌不可兼得的问题，下面简单说下内外层布线的特点：( o3 @) c& l+ r. S: o9 t, i
（1）表层（TOP和BOTTOM层）布线
/ v1 B5 E+ B2 d2 w& r J9 P3 [' Q) o 分析一下表层布线的环境，线的一侧是介质，一侧是空气（忽略阻焊油漆），等效介电常数小于中间层，传输线 ...

非常感谢高手的回复，让兄弟收益匪浅！
边看边讨论：
【1】“但表层布线不是完美无缺的，由于走线一侧是空气，所以存在电磁辐射效应，因此不能布时钟等强辐射信号。”
对于时钟这样的周期性的信号，如何是走内层，效果是不是如下了
---------------------------------------------------------
（（（（（（。。））））））））））））
---------------------------------------------------------
是不是上下全是地的时候才能有这样的效果？将时钟辐射信号吸收掉
如果只有一面（比如下面），是不是仍然会有较多的辐射向外？感觉如果上面没有接地的屏蔽层的话，辐射依然可以出

除了周期信号，再有就是高频的数据信号，在top上走也会有强辐射吧？它们的走线会有什么特点？如何较好的处理
【2】“内层布线的优势是可以很好的利用参考平面实现屏蔽效果，可以很好地控制阻抗”这个有效的控制阻抗是根据感觉还是需要仿真来初步确定？如何才能算有效的控制？
“过孔stub一来会加大传输线延时，另外一方面会使传输线阻抗不够连续。”过孔带来的传输延迟问题如何有效的解决，像您说的数据总线，是不是有时候保持要求的等长即可？长度约束如何有效的仿真出来呢？

作者: alooha 时间: 2007-10-10 13:53
提示: 作者被禁止或删除内容自动屏蔽

作者: mengzhuhao 时间: 2007-10-10 14:32

原帖由 alooha 于 2007-10-10 13:53 发表【1】是不是上下全是地的时候才能有这样的效果？答复：不是的，一层是地，另一层是电源，仍然会有屏蔽效果。高频信号推荐布在中间层。【2】“内层布线的优势是可以很好的利用参考平面实现屏蔽效果，可 ...

理解的还是不够透彻？这些精确阻抗匹配是如何计算出来的？有那方面能详细介绍这个过程？需要仿真才能？

作者: alooha 时间: 2007-10-10 15:04
提示: 作者被禁止或删除内容自动屏蔽

作者: dingtianlidi 时间: 2007-10-10 15:46
受益匪浅, 顶!!!

作者: Allen 时间: 2007-10-15 12:34
提示: 作者被禁止或删除内容自动屏蔽

作者: superlish 时间: 2007-10-15 17:01
谢谢高人帮我打通任督二脉，收益匪浅阿

作者: changxk0375 时间: 2007-11-7 12:26
提示: 作者被禁止或删除内容自动屏蔽

作者: yuanjinzhu 时间: 2007-11-7 16:15
好东东！！！！
顶！

作者: yuanjinzhu 时间: 2007-11-7 16:17

本人第一次来这，受益匪浅！！！

作者: 寻宝人 时间: 2008-1-4 11:15
受益匪浅

作者: lindawang117 时间: 2008-1-7 21:43
厉害

作者: libsuo 时间: 2008-1-30 17:11
高人讲解，受益匪浅

。顶一个。

作者: webwin 时间: 2008-1-31 22:26
标题: xuexi
dingqilai

作者: rjc 时间: 2008-2-3 21:25
布局布线是个很复杂的问题啊还要看结构的~~

作者: panhaojie 时间: 2008-3-6 13:53
标题: 精髓之做
学习了，谢谢！

作者: elmma 时间: 2008-3-21 09:21
道行太浅,理解不够彻底啊.不过俗话说师父领进门,修行在个人啊
好好修行去

作者: aesther 时间: 2008-3-22 09:48
受益匪浅！！高手不少

作者: WS99 时间: 2008-4-3 22:36
学习了，。。。。。。

作者: yuanyuanye 时间: 2008-4-7 14:37
受益匪浅！！

作者: xhymsg 时间: 2008-4-7 14:59
好贴，学习到了一点

作者: forevercgh 时间: 2008-4-8 08:30
关于stub的回答贼精彩！！！

佩服！！！

作者: kljy911 时间: 2008-4-28 13:39
啥时候偶也能答疑解惑呢~~~成为高手呢~~~

作者: cherry5767 时间: 2008-4-30 21:06
都是高手啊

作者: PL281 时间: 2008-5-4 09:35

原帖由 alooha 于 2007-10-10 15:04 发表 ' i0 F6 B4 {- ]$ B0 g9 s/ l3 g
内层精确的阻抗控制是由生产工艺决定的，跟仿不仿真没有关系，表层走线的介质一般都是半固化片，压合后还要电镀，而内层至少会有一层是芯板，另外也不需要电镀，所以内层的阻抗会比表层更加稳定。

对阻抗控制很严格的线,我会选择TOP或者BOTTOM.原因如下:
对于多层板,对于50ohm阻抗,内层往往只需要线宽6mil就够了,因为PCB加工很容易有1mil线宽的误差,则单单这项误差就能使阻抗误差达到10%.
而外层,50ohm,我就可以走16mil,那么1mil线宽误差导致阻抗误差不会超过1%.

当然内层也可以走更宽的走线,可内层要走到16mil以上走线,则PCB会太厚太厚.

所以个人倾向于把需要阻抗控制很严格的信号走表层.这些信号一般是模拟,射频,时钟等!而普通的数字信号线更注意的是阻抗的一致性.

作者: madin 时间: 2008-5-10 09:36
那按你这么说的话那数据地址等线,要求阻抗控制的,你是没有办法走表层的啊.16MIL的线怎么走的出来啊,即便是你走的出来,那要是要求做等长的时候你怎么做啊? 要是个别的几根线按你这么说的还可以不过器件的干涉是不是会很严重啊?

作者: matice 时间: 2008-5-11 14:50

原帖由 alooha 于 2007-10-9 16:33 发表 : P' k: G; @: @! @
这是个鱼和熊掌不可兼得的问题，下面简单说下内外层布线的特点：
# l6 y; I3 h. Y; D8 Z# O（1）表层（TOP和BOTTOM层）布线; {% `5 z1 w' L' Q' a9 F* S
分析一下表层布线的环境，线的一侧是介质，一侧是空气（忽略阻焊油漆），等效介电常数小于中间层，传输线 ...

讨论一下对于时钟线的处理

现在的元器件一般都是表贴元件，所以，对于时钟线，我一般都走表层，目的是不打过孔。走内层的话，至少要在时钟线上打两个过孔。

作者: 浪子 时间: 2008-5-22 10:02

原帖由 PL281 于 2008-5-4 09:35 发表
A6 }0 E# M/ S# o. p. X* {) v* f& Q( X4 U

5 H @1 }+ W$ C5 a# g& n对阻抗控制很严格的线,我会选择TOP或者BOTTOM.原因如下:, P% n" K1 o5 ]9 N; l2 W A
对于多层板,对于50ohm阻抗,内层往往只需要线宽6mil就够了,因为PCB加工很容易有1mil线宽的误差,则单单这项误差就能使阻抗误差达到10%.
, I! X3 c) q/ f4 D* G- n) P而外层,50ohm,我就 ...

这位仁兄说他倾向于把时钟布在表层，可我认为：现在EMC、EMI要求越来越高，辐射方面也要控制得很好，布在内层会好多。

高手们你们怎么看呢，给小弟一个建议吧~~期待中。。。。。。。。。。

作者: Allen 时间: 2008-5-22 10:38
提示: 作者被禁止或删除内容自动屏蔽

作者: changxk0375 时间: 2008-5-22 10:43
提示: 作者被禁止或删除内容自动屏蔽

作者: wan 时间: 2008-5-22 22:49
受益了, 这方面知识匮乏, 还须多看些资料啊,

作者: xiebo3000 时间: 2008-5-23 17:05
我也是第一次来这里，受益匪浅啊

作者: hohobetty 时间: 2008-5-28 16:14
我到是听不懂，太深奥了

作者: kyzone 时间: 2008-5-31 20:22
醍醐灌顶呀！！！此贴犹如一盏明灯，强烈建议加精！！

作者: chfj3974 时间: 2008-6-23 13:22
高手坐堂，受益匪浅

。

作者: PCBSALES 时间: 2008-6-30 16:34
受益

,谢谢!

作者: ieracll 时间: 2008-7-1 21:46
很多东西都是第一次接触到啊。
希望大虾们多发点这样的帖子。

作者: aguitu 时间: 2008-7-2 22:05
学习中

作者: changliu 时间: 2008-12-7 21:28
标题: 哈哈
顶到吐血

作者: yingjuan 时间: 2008-12-9 14:50
(1)除了周期信号，再有就是高频的数据信号，在top上走也会有强辐射吧？它们的走线会有什么特点？如何较好的处理

对于频率非常高的信号（比如10G），一般我们是需要布在表层，不打过孔，采取共面地的形式布线，并在旁边的地上均匀加上via，这样阻抗和EMC方面都考虑到了

作者: clandey 时间: 2008-12-9 15:46
标题: 回复 31# 的帖子
晶振的布局一般很靠近芯片，走线一般都很短，所以我也倾向走表层，也没见EMI有什么问题。不过我见过的晶振才几十MHz而已，其它的clock我就选择走内层。也想知道高手们都是怎么处理的。

作者: hy434 时间: 2008-12-9 15:51
学习一下了，但在低速板上好像差不太多。

作者: pengmeihong_08 时间: 2008-12-12 16:15
学习了

作者: steveshi 时间: 2009-2-7 12:15
高!

作者: lzhcqu 时间: 2009-3-4 10:41
那么数字地和模拟地应该怎么搞呀

作者: yxx19852001 时间: 2009-3-6 12:36
至于stub的问题我们可以用背钻来解决，只是成本会高一些，呵呵

作者: northji 时间: 2009-3-12 20:10
学习喽，

作者: fyq176017 时间: 2009-4-8 22:09

作者: lygo 时间: 2009-11-1 14:56
学习

作者: hugeme 时间: 2009-12-23 18:13
高手过招，学徒受益。。。

作者: 361616004 时间: 2010-2-3 13:25
学习了，好贴~~

作者: iversn 时间: 2010-2-27 17:40
学习了受益匪浅

作者: youyujs2009 时间: 2010-3-16 11:54
受教了，不过还是要深刻理解啊

作者: naisam0925 时间: 2010-4-16 17:23
受益匪浅

作者: evervotion 时间: 2010-5-14 15:11
好东西，顶z

作者: 于争 时间: 2010-5-22 13:23
这个帖子有点意思

作者: 汪洋中的小船 时间: 2010-6-8 17:54
very good

作者: 1988_dwu 时间: 2010-6-17 02:09
学习经验！

作者: xyy_zhong 时间: 2010-6-17 09:22
想问问高手，过孔从顶层打到内层的寄生电容和寄生电感值要小于从顶层打到底层，走内层的话过孔寄生阻抗效益应该要小些。不太理解过孔stub效益，请高手指导下。

作者: summmmmm 时间: 2010-6-29 08:50
此帖让我受益非浅啊

作者: yidanshuxuexi 时间: 2010-7-11 16:40

太强了吧？顶！！！

作者: shirly229 时间: 2010-7-16 18:06
谢谢！学习了

作者: sxmemail 时间: 2010-7-17 14:09
学习经验！

作者: puhui 时间: 2010-7-22 16:21
让我学到了很多，谢谢！

作者: 苏鲁锭 时间: 2010-7-30 09:50
学习了

作者: WANGHUI6KISS 时间: 2010-9-18 10:08
高人。。

作者: dsldsldsldsl 时间: 2010-9-28 09:19
受教了

作者: hui_hui0228 时间: 2010-11-1 17:07
学习了

作者: cqxjian 时间: 2010-11-2 10:49
长知识了
收藏起

作者: ychhj 时间: 2010-11-5 14:49
过孔STUB效益是什么意思？

作者: 冰妖石 时间: 2010-11-8 09:04
不错顶下。对于一个正常的6层板，现在摆在你面前的是条200MHZ的时钟线，既能直接从TOP层接，也可以打孔走第3层接，参考层间距TOP到第2层地是2.8MIL,第3层到第2层是4MIL.第4层在这时钟线下也是地到第3层23.4MIL，周围都没有其它的东东,线长都会在2000MIL,你会如何选择？

作者: xiaomayi 时间: 2010-12-16 23:06
看帖必顶。

作者: liujuan798 时间: 2010-12-20 11:28
过孔STUB效益是什么意思？

作者: 3345243 时间: 2010-12-27 22:46
trace不超过波长的1/6，反射波会加在上升沿上，影响不大。
走线层焊盘---过孔bottom焊盘（假设器件pin在top层）就是个stub。时钟就走底层喽

作者: 297323713 时间: 2010-12-30 16:54

:D谢谢高手解答

作者: basten-0571 时间: 2011-2-23 10:41
高手！呵呵。顶下

作者: wangjunchao401 时间: 2011-2-27 15:01
真是解释的让小弟以及我的小弟弟五体投地啊

作者: tiankong2008 时间: 2011-3-4 10:04

ychhj 发表于 2010-11-5 14:49 & y7 v0 ?% j8 f+ x4 c( i9 ~
过孔STUB效益是什么意思？

http://residence.educities.edu.tw/oldfriend/SIwave/stub%20effect.htm

作者: csj168 时间: 2011-3-7 21:10
我这些初学者很难看的透呀

作者: cccccc32 时间: 2011-3-17 10:40
信号线的特性阻抗是可以通过公式计算出来的，有好多软件都自带公式或者用si8000等工具计算；但要求严格的需要更与制板厂的工艺有关，需要实现了解工艺，再经过计算算出叠层参数，设置信号线的约束再布线，这样加工出来的板子测试才能通过，而且一般的误差都在+/-10%左右的。

作者: qingtian52014 时间: 2011-3-21 00:04
受益了

作者: come_on 时间: 2011-3-24 23:39
真是高深，得努力了！

作者: duke2050 时间: 2011-4-3 10:06
讲的好啊，呵呵

作者: duke2050 时间: 2011-4-3 10:50

PL281 发表于 2008-5-4 09:35
" S) o2 e% T- j! W9 r, W对阻抗控制很严格的线,我会选择TOP或者BOTTOM.原因如下:2 x' a ]. u+ Y
对于多层板,对于50ohm阻抗,内层往往只需要线宽 ...

您好，我是一个菜鸟，关于您说的特性阻抗，我有一些疑惑

从书上看到关于传输线特性阻抗的公式为：

它仅与材料特性、介电常数和单位长度电容量有关。

如果线布在表层，则相对于内层布线来说，其等效介电常数要小，而特性阻抗固定为50欧姆时，则相对于内层布线来说，外层布线的单位长度电容也应该要小一点，那么外层布线的宽度也应该要比内层布线的宽度要窄。而您说外层布线为16mil，内层布线为5mil。是不是这与介质厚度有关？

求解，谢谢

作者: zhousea 时间: 2011-4-6 22:40
多多支持
互相学习了

作者: ZYY_GOD 时间: 2011-4-11 18:52
高手如云阿

作者: longcangxu 时间: 2011-5-13 09:15
受益匪浅!!!

作者: niuwa 时间: 2011-5-16 16:16
回复 alooha 的帖子

哥们，想请教下top层走线的色散效应，因为表层走线你没有讲到的另一个优点是传输线的损耗小，因此10G的信号线我们必须要走在表层，然后我们这边的头儿说表层走线会哟色散效应，这又让我很纠结，想请教下。

作者: ACTODC 时间: 2011-5-17 22:31

作者: gl2050 时间: 2011-5-18 23:31
高啊！顶一下

作者: WXSS9908 时间: 2011-5-19 10:24
解释的很全面，加精

作者: 羽族 时间: 2011-5-23 10:02
受益匪浅

作者: liuyanfeng1818 时间: 2011-5-27 10:24
学习学习。谢谢。

作者: coyoo 时间: 2011-5-27 11:52
学习！

作者: huo_xing 时间: 2011-5-29 11:25
受益匪浅啊

作者: liqun405 时间: 2011-6-1 13:04

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)