EDA365电子工程师网

标题: pads 连通性检查出错？ [打印本页]

作者: leoyin 时间: 2009-10-28 16:25
标题: pads 连通性检查出错？
本帖最后由 leoyin 于 2009-10-28 16:26 编辑

请问各位大虾：我的pcb设计中明明已经有走线连通，为什么connectivity检查时还会报错啊？？？

QQ截图未命名2.jpg (29.63 KB, 下载次数: 3)

QQ截图未命名.jpg (54.36 KB, 下载次数: 2)

QQ截图未命名3.jpg (74.59 KB, 下载次数: 2)

QQ截图未命名4.jpg (71.92 KB, 下载次数: 2)

作者: gaojun39 时间: 2009-10-28 19:53
看到还有很多飞线怎么能叫全连了？

作者: zhuxiaping2009 时间: 2009-10-29 15:19
用的是PADS2007么，如果是的话。把VIA里的STITCHING VIA全部勾掉

作者: leoyin 时间: 2009-10-29 15:39
是啊，物理上我是用走线连通了的，但是有的飞线还是存在，是什么原因呢？

作者: leoyin 时间: 2009-10-29 15:53
把VIA里的STITCHING VIA全部勾掉的话，stitching via的错误消失了，不过还是有些明显连通的via或引脚上会报错.

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)