EDA365电子工程师网
标题:
ddr2布线
[打印本页]
作者:
cwfang
时间:
2009-9-18 14:34
标题:
ddr2布线
大家有没有ddr2布线的经验 分享一下啊!谢谢
作者:
liqiangln
时间:
2009-9-18 14:43
网上很多文档,自己收索一下。
作者:
cwfang
时间:
2009-9-19 10:16
我看了挺多的 各有各的说法 我现在想听听有实际经验的人说说
作者:
hlr_416
时间:
2009-9-25 11:48
同意楼上
作者:
zb0201151327
时间:
2009-9-25 16:48
想知道什么东西,大家一起交流一下
作者:
shqwzhw
时间:
2009-10-20 20:15
同一个数据信号组(包括DQ及对应DQS)需要精确的匹配长度,长度差异要求在+/-50mil。
& \/ [5 {/ b- x4 B( l; n
所有数据信号组的组间长度差异要求在+/-500mil。并且数据线以DQS为参照。
0 D' a+ k6 Z3 N
地址信号间的长度差异要求在+/-200mil。
作者:
yangguoxing629
时间:
2009-11-10 21:11
同意楼上的说法,不过具体看频率而定了,有时候约束也不一定非要这么严格的,计算一下时序吧。
作者:
fxxxysh
时间:
2011-12-2 13:31
看数据手册的要求就可以了,每个芯片都不一样
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2