EDA365电子工程师网

标题: Logic输出到layout的时候出现这个错误怎么解决?(附原理图文件) [打印本页]

作者: donkeygl 时间: 2009-9-15 17:37
标题: Logic输出到layout的时候出现这个错误怎么解决?(附原理图文件)
本帖最后由 donkeygl 于 2009-9-15 22:21 编辑

以前都是用orcad来画原理图的,现在用的是PADS Logic,在用send netlist输出到PADS Layout的时候,出现下面错误该咱们怎么解决?

ScreenHunter_001.gif (13.75 KB, 下载次数: 4)

错误对话框

USB2CDC_232.rar

10.16 KB, 下载次数: 30, 下载积分: 威望 -5

原理图文件

作者: pcbtrainning 时间: 2009-9-15 18:39
试试setup/layer definition中右下角Max layer...点一下！然后在导一遍！

作者: donkeygl 时间: 2009-9-15 21:54

试试setup/layer definition中右下角Max layer...点一下！然后在导一遍！
( d+ w2 K- ^- v* a, v8 ppcbtrainning 发表于 2009-9-15 18:39

不行哦

作者: pcbtrainning 时间: 2009-9-16 18:45
你传一个原理图文件是没办法帮你解决问题的，你还得把相应的库文件打包发上来！

作者: zhy2009 时间: 2010-4-1 11:01
是PCB的封装的层数与当前的PCB层数不对等

作者: muye8940 时间: 2010-4-16 15:38
我也遇到这个问题了。好像把原理图的东西重新拷贝到另一个新建的原理图中再导就行。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)