EDA365电子工程师网

标题: 为什么assembly_top层要画成这样？？？？？？？？？？ [打印本页]
作者: lofeng    时间: 2009-9-12 16:42
标题: 为什么assembly_top层要画成这样？？？？？？？？？？
如下图所示：/ y* R0 O/ U+ q* G5 o

' D- P( i% ~! ]( d8 F" s0 i5 E0 b, }3 k
作者: zwhappy08    时间: 2009-9-14 10:22
没关系的，个人爱好吧
作者: lofeng    时间: 2009-9-14 11:13
哦 是这样的啊
' j9 P( F6 X2 |5 C5 G) p+ @看到别人用Allegro画好的PCB中，有的封装中assembly_top层是这样画的，而有的不是。有闹不明白是什么作用
2 c# l& s* s- F7 N9 h- v3 W/ N这样画也太麻烦了，不知有多少朋友有这样画的？
作者: 旅客    时间: 2009-9-14 16:45
这样可以显示真实器件的大小及外形,而在ETCH TOP里的封装是增加补偿值后的封装。
作者: lofeng    时间: 2009-9-14 18:19
这样可以显示真实器件的大小及外形,而在ETCH TOP里的封装是增加补偿值后的封装。3 e" ~* k4 G5 u. D+ o- N6 i9 I" [- n6 V. A
旅客 发表于 2009-9-14 16:45
  J6 k( Z, i" u! Y( N; L
这样看起来确实比较直观 但是画封装时要花更多的时间，这样是否值得？) q1 s  f6 A9 w- L+ _, h
4 j; r9 J( v3 r; E
“在ETCH TOP里的封装是增加补偿值后的封装”这句不是很理解，还请详述~~
作者: zhuyt05    时间: 2009-9-15 12:11
这样看起来确实比较直观 但是画封装时要花更多的时间，这样是否值得？
+ j5 K$ o, @2 l% t7 A; @6 |$ v
, m1 r% g; d8 q8 M3 a) b% N“在ETCH TOP里的封装是增加补偿值后的封装”这句不是很理解，还请详述~~: W: v$ N$ p" d# N9 b+ g2 f
lofeng 发表于 2009-9-14 18:19

, j0 \/ B( R) n. x  `- E' m, [) t! O' V8 S& x, m# h
1 ~1 g/ ^  V) ^
有些大公司封装是有专门的部门，专门人员负责制作的。如果是自己制作，那真是麻烦死
作者: lofeng    时间: 2009-9-16 17:51
有些大公司封装是有专门的部门，专门人员负责制作的。如果是自己制作，那真是麻烦死7 R' M: V$ H, C. m, b
zhuyt05 发表于 2009-9-15 12:11
. u' d0 X" c$ {3 I& T: {( C
个人使用 没有办法 只能自己做
) M3 O* m: o7 }; m. A等以后工作了可能会好点
作者: zjz_103    时间: 2009-9-21 11:20
kan kan



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2