EDA365电子工程师网
标题:
刚学allegro，问几个比较低能的问题.....以后连载
[打印本页]
作者:
caiyongsheng
时间:
2009-7-29 16:46
标题:
刚学allegro，问几个比较低能的问题.....以后连载
小弟刚学Allegro，用的是Allegro16.0,但有非常重要的任务在身，就是要用Allegro画一个6或8层的手机板。让我学习的时间太短太短了。现在还没入门，可能需要问些比较低能也是比较典型的问题，也希望我的学习经历能给后面学习的哥哥姐姐弟弟妹妹有所帮助.先向即将帮助与支持我的同志表示诚挚的谢意 ！
! \' l( _" p& W' d K* k: T/ [
1.哪位兄弟姐妹有没有供学习的手机板子，最好有 原理图+PCB，用Allegro画的。
# E u' M7 d1 `( x$ T
2.手机板子叠层如何设计最好，以6及8层板为例。并告知每层的厚度及每层该走什么信号线比较好。
' `% j) ]+ U ]( _, N
3.今天学习Allegro遇到的几个问题：
% i8 n: j* w8 t. a) O; a) h, p1 A
封装Non-standard drill这的几个选项：Laser,Plasma,Punch,Other都表示什么意思，什么情况需要用到？如图：
% G0 y n$ Q8 f8 f3 G
, @* k' P9 r" h3 R. p- N$ L/ Y, ?
2.很多地方看到写了 Allegro/APD, 不知道后面的APD是什么软件，是不是Allegro Package Designer?
5 j+ n0 C5 P; f$ o; Z; Z' i
这个软件从字面上理解应该是做封装的，难道 是画板子的？如果是画板子的，跟Allegro有啥不一样啊？
9 \- m- E9 O I9 _# ?
3.今天在看一个别人画的板子，Show Element一个BGA时，显示这么个东西：
9 {: i9 T- v9 `- V) a
LISTING: 1 element(s)
3 A& ~2 e) n. A. ?1 g& {
6 d* ^( H& V" H
< COMPONENT INSTANCE >
$ b w3 `" M( l& W
" ]: c7 M7 y- Q* i: s C6 R
Reference Designator: U7
q* u" R; m( n1 g C5 @
Package Symbol: PBGA400
% X% I* W7 |4 Y) Y+ _+ l! C1 j9 t
" R, j1 q2 J/ v% ~' K8 m
Component Class: DISCRETE
3 \( G3 P1 }! O: c9 y
Device Type: KSZ8692P_43_PBGA400_KSZ9692PB
7 P f1 \- G; z2 |. \
Value: KSZ9692PB
^" i/ X8 Z( x2 m9 E
' V+ m, I: Q; G" Y2 D5 B" F
Placement Status: PLACED
2 T% w- m# }" `! W, ~# C9 g
origin-xy: (5150.000 4512.500)
$ |# u7 @; R% s3 T
rotation: 0.000 degrees
( b% D( q5 @" J) ~& W6 i
not_mirrored
2 g' P: a8 j7 X3 ^
& r9 A y4 t. E, k5 k r
Function(s):
0 t# t L. U# ~+ T/ g8 I) q6 o
Designator: F11
% H: o: M) P S+ ^/ A8 O0 G
Type: TYPE4
) i, u* L7 Q8 \/ N) Y
Pin(s): C10, E10, A7, A6, A8...
& n3 j. m. L3 T0 f2 v) d' X( \$ ~
0 m/ I& C8 h9 @/ E' P# L
Designator: F10
. }, r1 Z6 f6 S4 T
Type: TYPE3
: J9 C) H4 ?% C$ v. L
Pin(s): V16, Y18, T16, U17, V18...
6 _5 T7 M e+ o( F
3 W" g8 O: X' ~. k
Designator: F9
# W( Q/ D7 }! Y2 z0 O' x" Z
Type: TYPE2
1 Y$ x7 o- \0 @5 t
Pin(s): H10, H11, H7, H8, H9...
# i7 j! w1 |* y- T1 Y
( r* q2 m2 v% E( ~7 q% r& H
Designator: F8
3 k( h8 u6 H M; I6 G5 q' Z- K- ~: r
Type: TYPE1
! B* G2 T5 V* c9 Q) X
Pin(s): H19, H18, H17, P20, M17...
0 v5 @2 u" l- Z' p
# ]) C" U5 {: C. C8 B
Properties attached to component instance
$ g' p/ D+ x* m1 u* o+ N
SIGNAL_MODEL = KSZ8692P_43_PBGA400_KSZ9692PB_KSZ9692PB
; ~/ {/ w5 A8 e4 O9 @ o2 N2 w$ @2 @
" l4 Z/ Z- _! r6 X6 A' C
Properties attached to component definition
6 n4 i) `1 D, u% M' R
VALUE = KSZ9692PB
; a, `# R3 \8 x0 m
9 |# R9 x) F, L$ e- p
请问这个Function(S)和SIGNAL_MODEL是指的什么属性？
0 ?* B7 a" b" s/ B" O0 l
先就这么多了。希望哪位兄弟能尽快帮我解决一下。
作者:
caiyongsheng
时间:
2009-7-29 18:57
问题继续:
8 d" D7 ?6 z, }
我看了两个别人画的多层板子，在设置过孔时在Solder Mask _Bottom都设置了阻焊参数。这有啥用啊？
" b+ O7 i" [/ }( x6 R0 a% Y8 t
如附件：
5 O6 D; A7 g; J5 J! S: _ U4 R# X
作者:
lizhuan5566
时间:
2009-7-30 17:36
楼主 你的 Allegro16.0 的软件能给我共享下不! 我到处找下的， 有好多不能用 ，， 我以前都是用 PROTEL 话PCB图的， 现在要用到BGA 的器件，想用这个软件，
+ x& `9 A" l' r4 ~( ]; m4 C& c" l
传个给我好吗！ @ 谢谢啊！@
c* V2 P3 H& `
- k7 h- ~0 y) j# a, ^
我邮箱
598201378@qq.com
, 加我QQ也行， 非常感谢！！！
作者:
caiyongsheng
时间:
2009-7-30 19:00
有5个CD，共2.05G，发不了呀！你到网上找个地方下下吧，应该挺好找的...
作者:
foxconnwj
时间:
2009-7-30 19:38
2#
caiyongsheng
s2 c2 Q) T7 m, T ~+ B# a
: Y; _ G5 Y+ c0 ~4 C* z
+ g2 {4 n# S0 y% A, {$ r
开防焊是不是为了用此via做测试点啊？
作者:
Pursuit
时间:
2009-7-30 19:41
建议先拿本书系统地走一下过程吧，然后遇到问题再具体搜索或者问别人一下
D7 k( u& h+ o( J9 f7 X
论坛里有比较好的教程的
作者:
may
时间:
2009-7-30 20:35
真佩服你们公司领导，不知道是他们胆量大，还是在为难你，哎。。。。
' w* g" d0 P; r- e8 h
只能说：你多加油吧，多加班吧！！！
作者:
caiyongsheng
时间:
2009-7-31 08:41
foxconnwj开防焊是不是为了用此via做测试点啊？
. i+ B1 G3 P. v1 p
; S( J8 J! o t1 }, y5 e2 _
5楼的，还没看过别人用过孔做测试点呢，过孔露铜在外面，还真没见过...
/ X% v j* T0 T9 q" T9 @# O3 @
前天听一位前辈说加了mask就是直通的孔，如果不加呢，PCB生产厂商就会在孔中间加些材料堵住过孔，哎，也不知道是不是这样理解啊，望高人再指点一下...
作者:
caiyongsheng
时间:
2009-7-31 08:49
6#
& F9 p9 }+ }5 C B. W' y
# ?) m3 C7 P9 P) F/ }
建议先拿本书系统地走一下过程吧，然后遇到问题再具体搜索或者问别人一下
" _# O' b8 |, ]& c$ {7 Y% b7 R6 M
论坛里有比较好的教程的.
1 X: ~" s1 m+ {4 w8 b& s2 X$ d
+ V9 _, F( V6 C
这个我当然知道了，我手上有两本教材，就是因为在教材上及网上找不到相关的资料才发上来的。
作者:
biglin
时间:
2009-7-31 11:38
本帖最后由 biglin 于 2009-7-31 11:39 编辑
# Y4 D! a5 g/ y
& f. N, S, \: k3 ^$ z
8#
caiyongsheng
5 b) B, Q1 t. L0 w' y/ B; D$ q
# ?$ t( k: v8 H' Y, F
過孔當測點早已行之多年..5樓兄弟的說法是正確的..
作者:
caiyongsheng
时间:
2009-8-24 09:36
贴子快沉一个月了。
: ]4 z" _8 T, ^/ E) `
No_probe_top（禁止探針探入區域）：关于这个subclass我看到别人画封装时画了这么个区域，请问这个区域是做什么用的？？
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
, @* k' P9 r" h3 R. p- N$ L/ Y, ?