EDA365电子工程师网

标题: 一个Allegro画封装的问题，请大家帮忙！ [打印本页]

---

作者: whb3103536    时间: 2009-7-14 09:29
标题: 一个Allegro画封装的问题，请大家帮忙！
初学ALLEGRO问一个问题：
+ @6 M4 W( f" B( v. S  g做封装的时候，焊盘都放置好了，接下来就是：
6 f# j% N/ }- y8 R. ~3 x; ?1、画元件限制区域（Place_Bound_Top），在做封装的时候一定要画Place_Bound_Top（Place_Grid_Top）区域吗？PADS里面没有要求。
2、画Silkscreen_Top这个明白。
$ ?2 k7 ~2 U& [: ?3、画安装区域（Assembly_Detail），在做封装的时候一定要画这个吗？PADS中这点也没有要求！
) d) z: h! `+ ~  m4、在添加RefDes时分别要在Silkscreen_Top和Assembly_Top加上，Assembly_Top的RefDes一定要加吗？

---

作者: ctecsm    时间: 2009-7-14 11:10
做一个元件封装只需要
1 C: F/ I+ s' M9 @1.Silkscreen_Top（丝印）
; [( t" t- v' x" y: X! v2.Silkscreen_Top的RefDes和Value（元件位号和属性）
3.Place_Bound_Top（元件高度和区域）

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2