EDA365电子工程师网
标题:
jitter仿真及解决
[打印本页]
作者:
forevercgh
时间:
2008-3-5 10:05
标题:
jitter仿真及解决
众多周知，即便最优秀的IC，从设计之初就注定了jitter的存在，环境因素的影响又使jitter变得复杂和不可预知。有效的jitter控制会是一件富于挑战且趣味横生的事情。
) M4 V( j0 _$ P2 c9 ]; F
7 B+ a0 Z( Y' {9 k3 s
Total jitter(TJ)可划分为deterministic jitter（DJ）和random jitter（RJ）
: R0 p8 t( i y& u
! @) Q; \7 J' F Z6 Q+ q& U8 X& W
当然组成DJ的jitter有：(data dependent jitter)DDJ，(periodic jitter)PJ
& `2 l( k2 \* s( B
4 x/ W5 ~3 r) Y& A4 r V3 g
DDJ又可分为：(inter-symbol interference)ISI及(duty cycle distortion)DCD
M$ O# S" G' T
PJ可分为：(sub rate jitter)SRJ和uncorrelated PJ
- ?# H* J r( `) }
4 X7 |; `: _( @
RJ的产生是不可预知的，我们的工作应该集中在DJ的产生机理及处理方法的研究
) a" q6 Q% V( m4 h# J8 d
9 [7 m$ e3 D: X# q3 K9 r
问题：（针对于DJ来讲）
& b! F* P( {+ U9 N9 `) W
1.如何确定各类jitter的产生机理？
h% d& V' @$ R S
2.如何有效抑制各类jitter的发生？
6 O! y0 A, o7 X, p$ g. E( C- l
3.现有何种仿真软件对jitter分析有一个相对细致可靠的结果？
" `9 W: ]9 X4 T1 Y
: s$ B1 t4 J% u+ U
[
本帖最后由 forevercgh 于 2008-3-5 10:24 编辑
]
作者:
changbin
时间:
2008-4-17 22:10
标题:
同问
希望高手指教 关于各类抖动的仿真 有相关资料最好
作者:
zfqlk
时间:
2008-5-10 09:08
RJ的产生是不可预知的，我们的工作应该集中在DJ的产生机理及处理方法的研究
PCB论坛$ e5 u. L" Q# I: a4 u
9 i& s% ?& h) b
# K8 p2 M: | h2 S
T% ~' b; F: \: u, D0 Y) V2 P
" t' \, ]) z, ^# c7 Y/ x
1.如何确定各类jitter的产生机理？
7 j* \! [2 J+ Q' @# f, h/ l
2.如何有效抑制各类jitter的发生？
EDA365专业PCB设计论坛网站|PCB layout设计|高速PCB设计|SI|PI|EMC仿真设计2 C R2 C* o( D
# m0 y3 w# Q+ L. A: l# Y E
3.现有何种仿真软件对jitter分析有一个相对细致可靠的结果？
PCB论坛$ Q) O1 S+ |! M, m% \
0 y4 n* f# Q0 }
1 J1 o% z6 [4 D# {
: e T! [8 D8 |' T+ u) Y, R- a( C
为什么没有人回答啊 ，急求相关答案
作者:
forevercgh
时间:
2008-5-10 09:45
诚实的讲，当初这个问题提的太大了。
; X- x& {( ^5 J( m
试图通过仿真软件来实现jitter的分类剥离也是不合实际的。
, Z# _& f: ?! i- S0 v
一般SI软件的仿真器中的jitter成分都是要自主添加了，只是为了尽可能的接近实际效果。
% m" R) w5 J8 x* C( w9 y
一般的芯片手册中都会讲到其jitter大小，当然，这个jitter是固有抖动，我们是无法消除其影响的。
# i; J: L. R: ]
而实际系统可能会受到串扰，反射，EMI等因素的影响引入其他抖动。
( ~0 h# a- o, F: T
, A- r) p4 F4 v+ s' G8 l3 o
深入的了解jitter的产生机理和消除途径事实上应该算是一个技术分支，记得maxim有一篇讲解jitter的文档，不妨搜搜看。
) p- ^- A" h; u2 l/ l' B3 ]$ H% M
6 x4 `+ a( J t' M* r7 A
' R: ]; Y$ X, C% X0 x# I$ v
所以最好的办法就是拿实际的示波器来进行probe分析
% B& Q1 X7 m6 c3 J; y" Z3 s
8 y1 c* q& B* U p0 b" N
4 ?# m, {2 _" I/ L4 R$ ]
PS：你的示波器带宽一定要足够，采样频率>=2信号频率
- L1 ~5 h+ A" P" J' d+ X! ^* v
你的系统频率是否需要考虑jitter因素
作者:
darkradx
时间:
2008-5-10 14:45
示波器带宽选择是否应该考虑f3db而不是2信号频率
作者:
forevercgh
时间:
2008-5-10 21:25
2倍信号频率的问题纯粹是从理论上讲的极限。根据Nyquist采样定律，被测信号的最高频率的每个周期理论上至少需要采两个点。不然会造成混叠。
O( J) X+ S; p6 O+ c
而实际示波器的的采样频率远不止2倍信号频率，采样频率越大也就意味着采样点越多，那么得到的信号波形可信度就越高。采用线性插值算法，一般需要10个点。所以一般采样率是带宽的4-5倍可以比较准确的再现波形。
" [. }/ `5 @, ] m( p% l5 f/ R$ d7 r
; i, _; D/ S0 S$ V9 Q' H
示波器的带宽是以正弦波幅度衰减－3dB的频率点间范围为定义的
4 ?, k _" K5 H, Y! e
5 X% g6 _1 d6 d3 ~4 A5 A) ?
[
本帖最后由 forevercgh 于 2008-5-10 21:28 编辑
]
作者:
stupid
时间:
2010-4-8 12:15
“示波器的带宽是以正弦波幅度衰减－3dB的频率点间范围为定义的”这句话的正确理解是这样的，功率衰减3dB，幅度下降到0.707。其次，需要注意的是频响曲线-3dB转折点的方式，高带宽示波器尽可能的是Brickwall响应，对应的带内是Flat。
作者:
stupid
时间:
2010-4-8 12:22
1.如何确定各类jitter的产生机理？
/ j, e7 _! {& h+ Q) Q% S
这个其实是看格jitter分量的本质，以及是如何叠加（调制或耦合）到信号中去的
9 l' u% j" i1 F3 y$ W& b+ k
2.如何有效抑制各类jitter的发生？
K1 q, b$ m& N1 p: m5 G! o+ o
首先jitter的各分量分离出来，然后有针对性的从源头解决。比如Pj，假如是时钟泄漏和电源谐波，则需要分别做好对时钟的屏蔽和EMC工作。
! W: K' U9 a/ p2 d; K2 Q
3 T' U2 c0 }9 U* A/ ]1 A( i
3.现有何种仿真软件对jitter分析有一个相对细致可靠的结果？
9 T2 R. G2 l( E& @5 U2 K
软件仿真总是在理想情况下，但可以仿真极端情况，适合stressed 测试，ADS由于可以和Agilent的众多测量仪器无缝集成，相对要占优。但事实上，完全可以抓取到数据后在任何一个仿真软件中进行仿真。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
