EDA365电子工程师网

标题: ALLEGRO导入非同步网表的解决过程 [打印本页]
作者: lydz0728    时间: 2009-5-20 09:43
标题: ALLEGRO导入非同步网表的解决过程
这个可能对于大部分公司的人应该是熟门熟路的，但是因为我前面公司从来都是导入同步的网表的，而且到我手上的网表也不会有什么问题，现在刚换了一家新公司，原理图做的很不规范，是用低版本的ORCAD做的，很多元件都没有PIN NUMBER，所以无法做成同步的网表。因为头一次遇到，所以解决的时候也费了点时间，在这里把解决过程分享一下，希望能对有相同经验的人有所帮助。（在这里尤其要感谢兴森快捷的许工，是他指导了很多）+ m7 ~, v& u% J
不过我找了好久怎么没找到怎么上传图片啊。。。。。
作者: lydz0728    时间: 2009-5-20 10:11
本帖最后由 lydz0728 于 2009-5-20 10:16 编辑
# P4 \9 p6 e7 \! g/ B5 f1 k. A$ O: x5 E8 T  q9 k
找到贴图的方法了
/ ^$ F( f0 F! ~
' @. y$ R. u  j0 M/ _" N出NETLIST选择上面所示，有一点那就是在PART VALUE里面要改成PCB FOOTPRINT0 ~: }0 ?( _, R; v1 i: E/ U

! w3 R) i* Z! d; o8 L6 s2 k& B/ R6 d
在BRD里面LOAD进去注意要选择OTHER，选择文件完后点击IMPORT OTHER，这个很重要，因为LOAD同步的网络表是在Cadence选项中选择IMPORT Cadence的。
作者: lydz0728    时间: 2009-5-20 10:17
本帖最后由 lydz0728 于 2009-5-20 10:19 编辑
# U' c$ k% I# c. @
, _7 U4 N9 o8 t6 Z: ?5 K6 t可能很多公司有专门去掉非法字符的工具，但是我排错的时候着实费了不少工夫，各种各样的错都有。
. z, E. W5 f8 A' j  P8 `* E8 s, g; Z& E( @% ]  L

1 M0 z- n7 N( r7 Q0 M希望能和大家多交流啊，新建的群84923426
作者: 阿蒙    时间: 2009-5-20 10:29
是不是阿吉吖？5 x# z- _2 I9 a, _
嘿嘿~~



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2