EDA365电子工程师网

标题: 帮我看下LAYOUT这几个错误怎么改阿（PCB上传了的） [打印本页]

作者: panchenqi 时间: 2009-5-8 14:48
标题: 帮我看下LAYOUT这几个错误怎么改阿（PCB上传了的）
问题如题:
PCB 见附件
如何改正图中verify design检查下的connectivity错误
以及把VDD18到ARM芯片的2根飞线消除（直接对应的ARM那里可以直接连接起来）
USB处保护芯片的散热到地的错误如何改正？可以忽略不管行不行。
谢谢。。。

频谱仪设计 2009.05.08.2(第三版).rar

383.7 KB, 下载次数: 93, 下载积分: 威望 -5

作者: panchenqi 时间: 2009-5-8 14:51
本帖最后由 panchenqi 于 2009-5-8 15:05 编辑

6层板的布完了但是没把握

作者: cwb7132000 时间: 2009-5-8 15:26
你画了多久??

作者: panchenqi 时间: 2009-5-8 16:02
PADS2007才开始用直接上的6层板大概画了15天

作者: cwb7132000 时间: 2009-5-8 16:04
哦,不错!呵呵!

作者: panchenqi 时间: 2009-5-8 16:13
板子问题还是有很多再找不知道怎么解决

作者: landry 时间: 2009-5-8 16:43
改了一下，有个过孔把分离层给割断了，故有两个飞线显示

频谱仪设计 2009.05.08.2(第三版)修改后.zip

468.27 KB, 下载次数: 41, 下载积分: 威望 -5

作者: panchenqi 时间: 2009-5-8 17:07
老大能不能把出错的具体地方给出来我好学习下

作者: landry 时间: 2009-5-8 17:19
8# panchenqi 你看下，应该能理解

LOOK2.JPG (48.99 KB, 下载次数: 3)

LOOK.JPG (50.85 KB, 下载次数: 2)

割断点.JPG (59.18 KB, 下载次数: 2)

作者: panchenqi 时间: 2009-5-8 17:39
知道这个地方怎么错了是VDD18的铺铜被GND过孔割开了 LOOK.JPG是周围的过孔把VDD18的铜皮割断了该处的VDD18过孔于铜皮没有连接

作者: panchenqi 时间: 2009-5-8 18:18
USB处保护芯片的散热面打了过孔下地但是显示是断开的怎么处理

作者: panchenqi 时间: 2009-5-8 18:21
这个地方的GND的错误应当怎么处理呢各位大大些

gnd 错误未连接.JPG (517.66 KB, 下载次数: 1)

作者: panchenqi 时间: 2009-5-8 18:22
CAR38处那一片GND的连接我打过孔下地了但是是未连接显示

作者: panchenqi 时间: 2009-5-8 18:30
板子图我重新上传新的麻烦各位大大了

频谱仪设计 2009.05.08.3(第三版).rar

392.04 KB, 下载次数: 21, 下载积分: 威望 -5

作者: landry 时间: 2009-5-8 21:28
11# panchenqi 此款PCB建议改成四成板比较好，一是成本问题，二没必要用六层板，应该你增加二层也没有定义，浪费，关于USB处UAR9我感觉封装不是这样做的，（你在焊盘上再放过孔，PADS会把过孔认错）故接地层连不到，此处不能忽略，正确做法是把散热焊盘的6个过孔去掉，然后回LAYOUT界面手工拉GND过孔到焊盘上，你观察一下图片，能连接到过孔有个X，不能连接的VIA没有X。

via.JPG (51.75 KB, 下载次数: 2)

作者: landry 时间: 2009-5-8 21:30
本帖最后由 landry 于 2009-5-8 21:34 编辑

12# panchenqi 你把上面解决了，此处自然就连接正常，此处可忽略，还有你的文件TOP，BOTTOM层没有敷铜，建议COPPER POUR不能少，

作者: panchenqi 时间: 2009-5-8 22:48
如果为4层板 ARM的走线非常困难估计要增加盲孔这样对板子的成品率和可靠性有很大的影响

作者: panchenqi 时间: 2009-5-8 22:53
TOP，BOTTOM层没有敷铜这个是板子错误还没找完找完了我会COPPER POUR的
感谢landry的指出

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)