EDA365电子工程师网
标题:
I2C总线控制器的VHDL设计及实现
[打印本页]
作者:
x6336297
时间:
2009-4-22 22:55
标题:
I2C总线控制器的VHDL设计及实现
entity I2C_CTRL is
% W1 q- |1 \' ?2 h- K* Y% a
port(
1 R( E2 |8 ` _2 ~. {
--
系统信号
% _ q3 G! k; \! h% F1 u# f X1 U
nReset: in STD_LOGIC;--
系统复位信号端
9 |1 L! ~) W5 v; l1 ^7 s- f
CLK: in STD_LOGIC; -- FPGA
内部系统时钟端
) h! \) ?/ T: q& c: k+ ^
--
控制信号
8 ?" Y s% B7 j0 w- n
ADRS: in STD_LOGIC_ VECTOR(4 downto 2); --
地址线，
3
位
(8
个
32
位地址
)
) T- d# u q' j6 k: F+ T3 ?2 {* |
Din: in STD_LOGIC_ VECTOR(7 downto 0); --
数据输入线，
8
位
& [* O$ w5 ^) R6 ^
Dout: out STD_LOGIC_ VECTOR(7 downto 0); --
数据输出线，
8
位
& L) B2 z6 c s+ t* r, b
nCS: in STD_LOGIC; --
片选使能端
# K/ U+ f% E; L6 N5 T) p* V
nWR: in STD_LOGIC; --
写使能端
6 s- U8 Z( Q% v0 A
-- I2C
总线信号
: Y% _# k1 N) k* ^9 n
SDA: inout STD_LOGIC; --
串行数据输入输出端，输出有三态
* H! x; H2 I$ J1 l! A
SCL: out STD_LOGIC --
时钟输出端，三态输出
. {2 N O; m7 ]2 {- {
);
* |+ k8 A( S% B6 k9 a- d+ o b% h
end I2C_CTRL;
. }, p5 d/ M- }0 a* p
0 |) r+ u9 e2 H! O
作者:
若风
时间:
2009-4-24 11:44
SCL: out STD_LOGIC 所以这个I2C只能是master的形式吧？
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2