EDA365电子工程师网
标题:
电路设计的14个误区
[打印本页]
作者:
x6336297
时间:
2009-4-22 22:44
标题:
电路设计的14个误区
现象一：这板子的PCB设计要求不高，就用细一点的线，自动布吧
Qj&uG7 s(
2 ]$ o, D6 n2 V4 n
m7^3]Ijc
' o- q: B, {: [4 O! F3 }+ Z
点评：自动布线必然要占用更大的PCB面积，同时产生比手动布线多好多倍的过孔，在批量很大的产品中，PCB厂家降价所考虑的因素除了商务因素外，就是线宽和过孔数量，它们分别影响到PCB的成品率和钻头的消耗数量，节约了供应商的成本，也就给降价找到了理由。
r5pWP9C
& x& i6 }. R- T9 Z
dH _{~&
& l) F- j% n! Z0 l4 x1 w
8v%fz~!_=
# \; Z4 ]. B2 [
现象二：这些总线信号都用电阻拉一下，感觉放心些。
/'VHue/
" S5 e/ S! n# q" `
"_%ttcV
/ \) C9 T1 h5 M7 ?: J& P! G4 I" _
点评：信号需要上下拉的原因很多，但也不是个个都要拉。上下拉电阻拉一个单纯的输入信号，电流也就几十微安以下，但拉一个被驱动了的信号，其电流将达毫安级，现在的系统常常是地址数据各32位，可能还有244/245隔离后的总线及其它信号，都上拉的话，几瓦的功耗就耗在这些电阻上了。
6!Pp@'JpH
5 V! ]' J2 U2 L
evYRxt
2 x* y1 p4 p" U3 n
&Z@HCS('a
: h# n. z3 ~% U) X
现象三：CPU和FPGA的这些不用的I/O口怎么处理呢？先让它空着吧，以后再说。
{ p~ lGC
5 \4 d8 {4 J, y3 Q# f+ |
*XD4-EowJj
: ^% Q& M$ W) G, r) l
点评：不用的I/O口如果悬空的话，受外界的一点点干扰就可能成为反复振荡的输入信号了，而MOS器件的功耗基本取决于门电路的翻转次数。如果把它上拉的话，每个引脚也会有微安级的电流，所以最好的办法是设成输出（当然外面不能接其它有驱动的信号）
2B'H %K2iW
/ {: N$ O. J# @& L( d
V+F3 0{ #d
) b9 J; X* j+ Z0 P8 Z0 p1 k
stE\e/7?e0
" E' D: Y# K1 s: Y3 |/ p) r
:H$N=|jY5
. j9 D; O' O( E2 `6 }# b, f
现象四：这款FPGA还剩这么多门用不完，可尽情发挥吧
"KKGsN
5 Y4 U9 X+ u+ ^. n: D+ @
9r(Hyz'=h
: X0 D: T' i( H- m5 [
点评：FGPA的功耗与被使用的触发器数量及其翻转次数成正比，所以同一型号的FPGA在不同电路不同时刻的功耗可能相差100倍。尽量减少高速翻转的触发器数量是降低FPGA功耗的根本方法。
a*+.#x
) c: V$ ]- q- V, t$ r
~ 4q{ @\f'
+ |7 b; U6 L# p0 [6 \7 l
%b$)H,5
6 |+ O/ U( B! d5 ]4 Q9 i, X1 _ S
m{?f t:
; E$ c1 P/ W( D+ v: X: K
现象五：这些小芯片的功耗都很低，不用考虑
Q "rf
3 {) E: v! z/ B
<&uJUFT
$ ^2 d5 E7 U, l W4 }0 x& u3 P
点评：对于内部不太复杂的芯片功耗是很难确定的，它主要由引脚上的电流确定，一个ABT16244，没有负载的话耗电大概不到1毫安，但它的指标是每个脚可驱动60毫安的负载（如匹配几十欧姆的电阻），即满负荷的功耗最大可达60*16=960mA，当然只是电源电流这么大，热量都落到负载身上了。
a%-9]"P{+
1 g3 J1 A; H) F
Sx`5~hj
1 S% ~ u8 }* X8 f/ Y/ R* {
`wWt\X
+ V4 `: f( r$ j2 A9 d* y9 K- G
F6 {5/
3 O, @6 K# W" ~ o! j; m
现象六：存储器有这么多控制信号，我这块板子只需要用OE和WE信号就可以了，片选就接地吧，这样读操作时数据出来得快多了。
Hq>E3P.KD
- r5 P! n/ l U( ]0 E
&1Z cX [
) @) D% Q- V- O4 k3 u
点评：大部分存储器的功耗在片选有效时（不论OE和WE如何）将比片选无效时大100倍以上，所以应尽可能使用CS来控制芯片，并且在满足其它要求的情况下尽可能缩短片选脉冲的宽度。
3Xc>1 SE*
) E( x% |+ j% T" Y& E5 B
hly ,)XzW
2 k8 M# q0 X8 ~+ L( \4 P
)9o(X ; V"
* c, @9 t6 j* {# w. [& v
;1 c 7#pYB
% F# r8 X$ r1 I ~! e5 M- B% d
现象七：这些信号怎么都有过冲啊？只要匹配得好，就可消除了
=8{gb
5 R3 X4 r% x2 W% T4 S$ F
, QHiud
; m8 k& @" H% x5 G# r
点评：除了少数特定信号外（如100BASE-T、CML），都是有过冲的，只要不是很大，并不一定都需要匹配，即使匹配也并非要匹配得最好。象TTL的输出阻抗不到50欧姆，有的甚至20欧姆，如果也用这么大的匹配电阻的话，那电流就非常大了，功耗是无法接受的，另外信号幅度也将小得不能用，再说一般信号在输出高电平和输出低电平时的输出阻抗并不相同，也没办法做到完全匹配。所以对TTL、LVDS、422等信号的匹配只要做到过冲可以接受即可。
BJkH ba]$
& L; M$ d$ A4 A' ~
"=%Wh nqS
0 y) Z$ b `9 D" V; V1 g! v6 [
-|({ F)0
! s0 p$ a v k# M# ^! E
P _W* sc
+ e, Q( e+ @0 d4 Y( O* H- z6 h# B
现象八：降低功耗都是硬件人员的事，与软件没关系.
@ ( V\`
) N8 t6 g4 [" T: x3 B
b$[jua<
; O# ]* Q- \4 m# Z
点评：硬件只是搭个舞台，唱戏的却是软件，总线上几乎每一个芯片的访问、每一个信号的翻转差不多都由软件控制的，如果软件能减少外存的访问次数（多使用寄存器变量、多使用内部CACHE等）、及时响应中断（中断往往是低电平有效并带有上拉电阻）及其它争对具体单板的特定措施都将对降低功耗作出很大的贡献。
Z*B}w]JH
) y% g/ ^6 f7 T& `
*trc%{B
# z" \; h7 F0 ~
HQynCvq/Q_
- i3 v/ ]/ _6 R# ]# n( `* K+ r5 n
Cw@/F6 X
- W! b3 s- d9 T/ v9 j4 x. ?
现象九：CPU用大一点的CACHE，就应该快了
Fp]bh*T"
$ q/ ^, A& g2 h6 R' |; d) |8 f) F0 @
\w#FsaA6=
& c7 Z7 Q0 ]: m3 }' m
点评：CACHE的增大，并不一定就导致系统性能的提高，在某些情况下关闭CACHE反而比使用CACHE还快。原因是搬到CACHE中的数据必须得到多次重复使用才会提高系统效率。所以在通信系统中一般只打开指令CACHE，数据CACHE即使打开也只局限在部分存储空间，如堆栈部分。同时也要求程序设计要兼顾CACHE的容量及块大小，这涉及到关键代码循环体的长度及跳转范围，如果一个循环刚好比CACHE大那么一点点，又在反复循环的话，那就惨了。
SDc*eOU<||
+ |2 f! h! g( m1 A2 s4 r8 }' |9 @
I gz0XBu
1 p4 d/ `7 X4 F1 `
$]?* f?m
. k- k4 V2 a0 G$ p4 J
R))7#y ]
* a( t, z4 G* M
现象十：存储器接口的时序都是厂家默认的配置，不用修改的
|-%K %q[_F
) o( _2 p3 ^5 [$ b/ D3 l6 k
IU<>w$m
3 g0 t0 h0 s5 s) u# {3 e7 n
点评：BSP对存储器接口设置的默认值都是按最保守的参数设置的，在实际应用中应结合总线工作频率和等待周期等参数进行合理调配。有时把频率降低反而可提高效率，如RAM的存取周期是70ns，总线频率为40M时，设3个周期的存取时间，即75ns即可；若总线频率为50M时，必须设为4个周期，实际存取时间却放慢到了80ns。
<>-o}Zr5o
0 ]* F6 ?# [; E* s7 W p1 R3 z# t5 P, @
b ^KGv
+ @: E6 B/ d& s0 R) V
MJinr*e<
" f( X2 j4 I2 \1 }, A) F0 n8 y
"~A9z8{F
* k3 X( j/ J/ D& O, T
现象十一：这个CPU带有DMA模块，用它来搬数据肯定快
ib)d"C1E#
* @" ]: D7 Z* ?0 d, ^
&$Al p[Cfv
$ |: `1 N* K8 `" d& x! _0 i5 Y
点评：真正的DMA是由硬件抢占总线后同时启动两端设备，在一个周期内这边读，那边写。但很多嵌入CPU内的DMA只是模拟而已，启动每一次DMA之前要做不少准备工作（设起始地址和长度等），在传输时往往是先读到芯片内暂存，然后再写出去，即搬一次数据需两个时钟周期，比软件来搬要快一些（不需要取指令，没有循环跳转等额外工作），但如果一次只搬几个字节，还要做一堆准备工作，一般还涉及函数调用，效率并不高。所以这种DMA只对大数据块才适用。
ZKR!s} T"
k- Z7 l% A- N* b1 O" D$ h4 v" k
k5WTY49~
' G+ P! `! d2 j0 Z9 m1 R
JF9{Gy+
6 J9 D4 I! k0 l5 o( u& B. r
.Rl 1q>
1 o! L. K5 Z2 @' o, [. f: w
现象十二：100M的数据总线应该算高频信号，至于这个时钟信号频率才8K，问题不大。
=g"z}K
, Y' [# u* y3 e3 k# d1 A( c8 s
]A(2?O| VM
: Z5 d) z1 `0 a5 ?4 ^( y
点评：数据总线的值一般是由控制信号或时钟信号的某个边沿来采样的，只要针对这个边沿保持足够的建立时间和保持时间即可，此范围之外有干扰也罢过冲也罢都不会有多大影响（当然过冲最好不要超过芯片所能承受的最大电压值），但时钟信号不管频率多低（其实频谱范围是很宽的），它的边沿才是关键的，必须保证其单调性，并且跳变时间需在一定范围内。
bvax8vt5
9 [) M& L8 o3 x# V" X8 }
j9WMMb58
4 n4 ~1 C3 f( d" E7 Y8 l
bTb(Up
- W ?, w' V/ m$ O( z
g!2s{*BL\D
/ C" O8 E; B8 t' [
现象十三：既然是数字信号，边沿当然是越陡越好
${ZU =)
0 @ Z4 |: ]/ Y
%?@DJ1*
' T G! S1 y0 `: A h+ Y4 X
点评：边沿越陡，其频谱范围就越宽，高频部分的能量就越大；频率越高的信号就越容易辐射（如微波电台可做成手机，而长波电台很多国家都做不出来），也就越容易干扰别的信号，而自身在导线上的传输质量却变得越差，因此能用低速芯片的尽量使用低速芯片。
2[U(sIO;
: a9 O. V0 I/ B; ^7 R3 j
z p f,&D
+ o( S" j. |: V) o A
wh lmD!-/
' I- d k1 [, k7 \: Z3 V. A3 V
}wvLcv
$ ?4 Q6 a$ H1 a( c' ]
现象十四：信号匹配真麻烦，如何才能匹配好呢？
'.| ; zp4
/ a6 U9 Z' T Y
cHFS\,`:
. j' {# P& k( D# S" c
点评：总的原则是当信号在导线上的传输时间超过其跳变时间时，信号的反射问题才显得重要。信号产生反射的原因是线路阻抗的不均匀造成的，匹配的目的就是为了使驱动端、负载端及传输线的阻抗变得接近，但能否匹配得好，与信号线在PCB上的拓扑结构也有很大关系，传输线上的一条分支、一个过孔、一个拐角、一个接插件、不同位置与地线距离的改变等都将使阻抗产生变化，而且这些因素将使反射波形变得异常复杂，很难匹配，因此高速信号仅使用点到点的方式，尽可能地减少过孔、拐角等问题。
作者:
Terry103
时间:
2009-4-22 22:56
写的好，支持下
作者:
coolzerong
时间:
2009-4-23 07:51
支持！！！
作者:
fgh201
时间:
2010-4-25 22:45
学习了~~
作者:
stupid
时间:
2010-8-9 11:45
软硬结合，非常不错，低功耗，SI是个系统活。
作者:
苏鲁锭
时间:
2010-8-9 12:23
学习一下
作者:
xlows_2009
时间:
2010-11-16 22:17
说得太好了，赞
作者:
qjwqreedc02
时间:
2010-11-17 09:53
感谢分享
作者:
zhb617
时间:
2010-11-17 15:29
谢谢分享~~
作者:
bobbychen
时间:
2010-11-17 16:23
学习了~~
作者:
Linda_008
时间:
2010-11-19 17:06
顶一个
: c& m: [. ^0 S; x8 [
受益匪浅！！
& [: z+ _3 }9 u) C0 B
谢谢LZ的经验分享！
作者:
bluegrass
时间:
2010-11-20 19:41
很有用
作者:
wpc4208211
时间:
2010-11-24 09:18
感谢楼主分享，收藏了
作者:
若风
时间:
2010-11-25 16:30
学到了，感谢
作者:
qjwqreedc02
时间:
2010-11-26 10:47
感谢分享
作者:
rocky.lgz
时间:
2010-11-29 11:46
复制了！谢谢分享、
作者:
sgc123
时间:
2010-12-27 15:40
很好的经验
作者:
wangyin2010
时间:
2011-1-21 14:42
受益匪浅
作者:
mindray_ty
时间:
2011-1-21 16:57
只能认为有一部分可以借鉴
作者:
527608700
时间:
2011-1-25 19:39
谢谢楼主的分享！
作者:
wojiushiljg
时间:
2011-2-14 17:51
学习下
. }" \& @9 x& o# Y. M3 ?$ ?+ f' M, g
作者:
Israphal
时间:
2011-2-18 09:35
很不错的帖子，收藏啦^_^
作者:
fgh201
时间:
2011-2-20 20:44
学习了，谢谢楼主分享。
作者:
326309158
时间:
2011-2-24 19:35
谢谢分享~~
作者:
zcyxh12345
时间:
2011-2-25 09:06
总结的真好，学习了。
作者:
wxh2010
时间:
2011-3-10 10:17
学习了
作者:
JESTER
时间:
2011-4-7 10:55
不错
作者:
zhaozhi0810
时间:
2011-4-7 21:23
学习了~~
作者:
JESTER
时间:
2011-4-8 09:04
感谢分享
作者:
hjjjhwoool
时间:
2014-11-24 15:44
受教了，学习了
作者:
419083507
时间:
2015-2-4 13:06
学习了
作者:
ckcpyongfu
时间:
2015-2-6 09:38
长知识了···
作者:
lw3530
时间:
2015-2-6 11:45
只要满足要求，我现在是不会再去多动它一点点，没办法，BOSS只看结果，交期延误就等着被批或者炒鱿鱼
作者:
tobao866
时间:
2015-2-7 10:07
经验 长知识
作者:
lichao1325
时间:
2015-2-7 15:01
学习了
作者:
y8883888
时间:
2015-2-24 09:03
good
作者:
wxwxw
时间:
2015-2-25 02:26
感谢分享
作者:
wycxl8345
时间:
2015-2-26 15:32
学习了，感谢分享！
作者:
seawater
时间:
2015-2-26 15:39
写的好，学习一下
作者:
与你同行
时间:
2015-2-26 16:33
1 l3 y/ `2 e" [' Y8 E, \
软硬结合，非常不错，低功耗，SI是个系统活。
作者:
gdwyqhcy
时间:
2015-2-26 16:39
谢谢分享 支持！！
作者:
zhaoyang0351
时间:
2015-2-27 09:09
这些知识才是精益求进的东西。学习了
作者:
joeling
时间:
2015-2-27 16:53
恩，謝謝大大分享-------------------
作者:
arrowlin
时间:
2015-2-27 19:45
谢谢分享~~
作者:
DIO
时间:
2015-2-28 09:06
感谢分享，学习了~~
作者:
jielove2003
时间:
2015-2-28 10:02
学习了···
作者:
qsmq46
时间:
2015-3-14 17:45
做硬件还是要考虑成本与可以生产性。
作者:
rainforestma
时间:
2015-3-15 00:19
看完了，学习了，让我知道细节重要性和必要性。
作者:
lmqh
时间:
2017-10-16 16:36
学习
作者:
天星明
时间:
2018-3-23 21:20
学习下
作者:
circleshi
时间:
2018-6-25 13:40
学习一下
- O' y* y+ Z) T% t
作者:
circleshi
时间:
2018-6-25 13:40
谢谢分享
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2
感谢分享
学到了，感谢感谢分享
