EDA365电子工程师网

标题: 在电源层，同网络的过孔有的可以连在铜皮上，有的则被隔离了高手请指点,有图 [打印本页]

---

作者: jackmo    时间: 2009-3-20 18:53
标题: 在电源层，同网络的过孔有的可以连在铜皮上，有的则被隔离了高手请指点,有图
在电源层，同网络的过孔有的可以连在铜皮上，有点则被隔离了，这是为什么

如图所示：
过孔和绿色的电源层是同一网络，但为什么被隔离开了呢，

via.jpg (9.92 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-20 18:53 上传

---

作者: jackmo    时间: 2009-3-20 18:57
报错，

VIA2.jpg (4.85 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-20 18:57 上传

---

作者: jackmo    时间: 2009-3-20 18:58
以上绿色层，是中间的电源层

---

作者: soul24k    时间: 2009-3-20 20:03
查看你的过孔的属性是不是不对

---

作者: jackmo    时间: 2009-3-21 09:08
谢谢：soul24k
你具体指什么属性

---

作者: soul24k    时间: 2009-3-21 10:49
如下图所示

! }% y' M0 i1 z9 {2 R7 P检查提示

/ N4 r6 b9 b  G加上后没有发现提示

---

作者: jackmo    时间: 2009-3-21 11:23
查看过孔属性发现如下图的
的：plane THermal  没有打勾
，而我查相同网络的另外的过孔是打了的，

4.jpg (24.97 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-21 11:23 上传

---

作者: jackmo    时间: 2009-3-21 11:29
我查到的属性如下，Plated  选项是反白选中的，
  m- w) x  _* ?2 c* s如图，不知是否可以，

5.jpg (53.29 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-21 11:29 上传

---

作者: jackmo    时间: 2009-3-21 11:32
不过我手工打上如图所示的
# i6 d- R6 O% F的plane THermal的勾后，再重新用：pour manager一下就可以连起来的，这是为什么呢，

3.jpg (23.04 KB, 下载次数: 0)

下载附件  保存到相册

2009-3-21 11:32 上传

---

作者: jackmo    时间: 2009-3-21 12:07
1.你选中那个过孔.
$ f2 Y: o; o2 j
# B0 e, l5 D8 _0 X, n6 }( k2.按CTRL+Q.
0 E, u9 Y1 W  j; Y3.把Plane Thermal打上勾．;
' \6 e: \" B+ t; i' i8 z) W4.重新敷铜就ＯＫ了．

有朋友这样可以，，，可这是什么原因引起过Plane Thermal的勾不见了呢？（原来是有的，后来改PCB一个元件的封装后就出现如上面的现象了）

---

作者: xingpd    时间: 2009-3-23 09:19
我也碰上过同样的问题，我是在插脚电容上发现的，当时是用另一个连同的封装替换才解决，
( f* P& `: |. z1 J  ~- T+ o7 i6 C谢谢楼主的分析提醒，现在知道怎么改了，但还请高手解释原理。

---

作者: jackmo    时间: 2009-3-24 09:38
soul24k
0 h! n/ W6 X. x0 K8 w# l
: _: X) R/ d9 W% Q4 h; z) G5 m请帮分析原因

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2