图1.JPG (56.67 KB, 下载次数: 0)
图1
图2.JPG (27.08 KB, 下载次数: 0)
图2
图3.JPG (56.04 KB, 下载次数: 0)
图3
原帖由 jjphero 于 2008-2-26 08:11 发表 ?7 {( l' V1 S; v7 W
这个方法我试过,是可以的,但总觉的挺奇怪的,而且虽然铺完铜皮后仍有飞线,但是在connectivity验证时,却没有报错,看来没什么关系的!不过还是会给人误解的。
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) | Powered by Discuz! X3.2 |