EDA365电子工程师网

标题: 求助，PCIe链路必须Retrain才能跑到Gen3 [打印本页]
作者: gavinhuang    时间: 2018-7-13 16:15
标题: 求助，PCIe链路必须Retrain才能跑到Gen3
我们系统的PCIe链路示意图如下图所示；
2 }6 a% w. b& z5 F2 E问题：每次开机或者重启后，通过工具可以看到CPU和PEX8724之间的PCIe链路是工作在Gen3的状态，但是PEX8724与下游的PCIe设备之间是工作在Gen1的，通过工具强制让PCIe链路重新训练（retrain）之后，PEX8724与下游的设备之间的链路才能工作在Gen3。
$ A4 _7 n' j9 C; ^/ E5 t" d- v1 I9 H" z

% J7 k) W7 I! U9 K5 f8 ~, C% s/ a* _6 B' V: [5 p. g9 ]
有没有大神可以指导一二，非常感谢！" R4 Q  T6 Y* Z" q3 Y/ p; v: A

' U6 E$ j6 r/ f* N; i
% m: r' t( \9 B- f1 n
作者: Jujianjun    时间: 2018-7-16 12:56
PCIE的启动顺序是这样的：
; |2 o8 f* K# N% W1. PCIE 的root complex上电后，会先由LTSSM状态机开始检测
" V+ P! Q, u* H; T( ]9 M2. 分别detect -> polling -> Config -> L0,这时候都是工作在2.5G- b5 ?3 W; v9 R; Y2 d* j* a5 ?
3. 进入L0后， 会进入recovery状态， 协商进入GEN2或者GEN3- D* V+ v' U9 P1 e3 {
4. 具体的状态图附图所示， 这部分比较抽象， 如有不明白的可以call我电话18621873572
$ r+ U- t3 ~# g: [$ S" a, \

1.jpg (64.84 KB, 下载次数: 0)

1.jpg

2.jpg (49.91 KB, 下载次数: 0)

2.jpg




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2