EDA365电子工程师网

标题: 请教Hyperlynx两层板差分网络阻抗值问题 [打印本页]
作者: xingnuolgsx    时间: 2018-6-20 16:55
标题: 请教Hyperlynx两层板差分网络阻抗值问题
有个问题困扰很久了，发出来还请各位大神指导一下：' i' F! B* u( f0 E; ]" P
两层板中的LVDS时钟差分网络从Boardsim export to Linesim时，发现差分阻抗值怎么都不是100Ω，如下图，导致仿真出来的眼图结果比较差。8 n5 z, ^$ h& @3 Y# c
用Add Ref. Conductor后，差分阻抗值接近100Ω，但感觉还是不太对，PCB中走线线宽和间距都是计算过没有问题的，Boardsim中的叠层设计中也将其中一层设置为plane,2 W: @7 p3 T* I0 H
不知道两层板的阻抗到底应该怎么设置？
% G- F- a7 a! b% ?" s另外TL11和TL23这种没有没自动识别为coupling的应该怎么办呢？
2 L/ k9 _5 @: C( e3 \! N1 E) \

2018-06-20_164114.png (71.67 KB, 下载次数: 1)

2018-06-20_164114.png
作者: superlish    时间: 2018-6-21 09:30
叠层设置对没有？ 每个工具计算的也不一定就一样的，总有点出入的，如果是叫板厂计算的，板厂估计会根据自己的工艺能力做了补偿什么的，也不是都是一样的
作者: xingnuolgsx    时间: 2018-6-21 11:27
superlish 发表于 2018-6-21 09:30' A. @3 f# X" a! b
叠层设置对没有？ 每个工具计算的也不一定就一样的，总有点出入的，如果是叫板厂计算的，板厂估计会根据自 ...

7 I+ I( m. [' _0 f叠层设置就是按照板厂给的参数设的，应该没有问题。这组LVDS信号是跨接两个PCB板的，在主板（6 layers）中从Boardsim export to Linesim后，阻抗值单端是接近50Ω，差分接近100Ω，如下图。
8 X- t! }. P" v9 o+ F' j$ ?但是在开关板（2 layers）中export to linesim，单端和差分的阻抗值都不太对，不知道问题出在哪里？: T- F, ?* V  |% `; Y$ e* ~4 `

- M& Q' A: o# `* L( X$ L% K, F

2018-06-21_112447.png (77.53 KB, 下载次数: 1)

2018-06-21_112447.png
作者: xingnuolgsx    时间: 2018-6-21 11:30
还有那位大神对“Add Ref. Conductor”的用法了解的，还请指教一下，不知道这个具体是什么意思？
作者: superlish    时间: 2018-6-21 14:07
设置介电常数没？一般内层变化不大，表层就不一样了，按照工厂的表层算的是偏大的，
; \, {5 n. a9 o7 d7 t; ?- T实际生产出来会接近要求的50或100等（表层需要经一系列表面工艺处理后）
作者: superlish    时间: 2018-6-21 14:09
或者你加个绿油层看看
作者: xingnuolgsx    时间: 2018-6-21 14:25
superlish 发表于 2018-6-21 14:09: L/ q$ s5 l- P, S- ^, g* g
或者你加个绿油层看看
/ A% V& d, h7 X8 k! W: r
加了绿油层阻抗值接近了。5 j+ U0 Q' B4 X* ^& o8 h7 R( m




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2