EDA365电子工程师网

标题: GDDR5内层线路完成图 [打印本页]
作者: 巴丹先森    时间: 2018-6-15 15:59
标题: GDDR5内层线路完成图
第一次处理GDDR5，光规则设置就搞了半天。  e% s. r- F, B* l
规则比较复杂一片颗粒四组数据 01参考一对Wck 23参考一对Wck. X2 H: q* M6 A
CK长于DQ  CA长于CAS/RAS/WE/+500   CA长于CK+500
8 |5 r% K# O7 j( \! E3 | 绕线饶了好久 累死 也算最终完成了 开森0 L8 U/ i4 H& j% j+ q: ^( A, {, _9 l4 e

1.png (35.23 KB, 下载次数: 0)

GDDR5内层走线

GDDR5内层走线

2.png (29.72 KB, 下载次数: 0)

GDDR5内层走线

GDDR5内层走线

3.png (30.83 KB, 下载次数: 0)

GDDR5内层走线

GDDR5内层走线

4.png (41.16 KB, 下载次数: 0)

GDDR5内层走线

GDDR5内层走线

5.png (33.81 KB, 下载次数: 0)

GDDR5内层走线

GDDR5内层走线

6.png (37.88 KB, 下载次数: 0)

GDDR5内层走线

GDDR5内层走线
作者: 天王盖地虎    时间: 2018-6-15 16:05
撸主威武！
作者: yangjinxing521    时间: 2018-6-16 08:41
设置好，来自动等长。美 滋滋。。。
作者: 一个人的精彩    时间: 2018-6-18 12:34
作者: suiwinder    时间: 2018-6-18 16:50
厉害，牛
作者: wuyangisbest    时间: 2018-6-18 19:14
厉害。
作者: bingshuihuo    时间: 2018-6-19 09:27

& Z+ L- J" _0 K0 j+ e) N! `& C厉害。
作者: 星雨叶    时间: 2018-6-19 09:54
yangjinxing521 发表于 2018-6-16 08:41
( o1 l  U: f( ]. b2 N设置好，来自动等长。美 滋滋。。。
+ {. x; P1 `+ Q
怎么弄自动等长？
作者: Doubles    时间: 2018-6-19 21:21
要这么多走线层？？
作者: sys123456    时间: 2018-6-20 08:38
牛皮！牛皮！
作者: lc1234    时间: 2018-6-20 16:13

) ~6 r4 C6 U7 E9 q+ V& K厉害，牛
作者: zc333    时间: 2018-6-20 17:51
好厉害的说
作者: moretime    时间: 2018-6-21 10:20
牛批牛批
作者: 巴丹先森    时间: 2018-6-22 09:52
Doubles 发表于 2018-6-19 21:21
& r1 _* r1 d7 }- h9 z0 `要这么多走线层？？
! n, W, k! H& h6 d2 p$ T2 m
GDDR5的颗粒要大很多，170PIN。  Y6 J0 y% E$ P, l
每片一组地址 四组数组。各个匹配关系上面有写。
7 z( n3 T5 j  f/ ?3 L& C它的地址不走Flyby，所以绕等长的时候要先绕数据再绕地址。
' d- H- O' Y4 n5 x% e
作者: EDAhfq    时间: 2018-6-28 11:19
纠正一点，这个是DDR4！不是DDR5
作者: 巴丹先森    时间: 2018-6-29 09:29
EDAhfq 发表于 2018-6-28 11:19, t# K8 F) f' f% T- w# U7 B# t  ~
纠正一点，这个是DDR4！不是DDR5

1 x/ G1 k' U- s3 i  g4 p9 k" Q额。。。你确定你做过ddr4? 这和ddr34完全不一样吧
* C; Y" G- b( D
作者: sunwujie    时间: 2018-6-29 16:43
学习了，谢谢楼主分享
作者: 123wuhuiya    时间: 2018-7-2 15:00




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2