EDA365电子工程师网

标题: PADS转allegro问题 [打印本页]
作者: wshna0221    时间: 2018-6-14 16:37
标题: PADS转allegro问题
PADS转allegro后，所有网表都没有了。另外输出EMN文件，结构工程师那边导入后，器件都显示不出来。请大神帮忙分析原因。allegro是16.5版本的。多谢！
( O0 E* p2 G1 Q
作者: 這侽孓譙悴丶    时间: 2018-6-14 16:52
1.导入allegro时要先将库路径设置在当前目录下，不然导过去网络可能会丢失； 2.转allegro后你要看看封装place_bound是否有高度信息，如果没高度信息，那么输出的3D结构文件就肯定显示不出来的，必须有高度信息才行，而不是只要有封装就行，你可以自己先在Allegro上用3D功能看看，确认都有高度了再出emn文件给机构工程师！
作者: wshna0221    时间: 2018-6-14 17:17
我在allegro中自己可以看到3D效果，就是有高度信息了，但是结构工程师那就是显示不出来。* W2 C6 r9 E' G4 V' ~# ?( B
作者: 這侽孓譙悴丶    时间: 2018-6-14 17:29
wshna0221 发表于 2018-6-14 17:17
3 a$ j& R; j) F" S7 p2 z我在allegro中自己可以看到3D效果，就是有高度信息了，但是结构工程师那就是显示不出来。

! u. w+ W& W4 b9 o2 [% v$ a那就是你导出没勾选对或者机构工程师导入pro-e的时候没设置对！' z- A2 Q2 g& O7 Z& r
作者: wshna0221    时间: 2018-6-14 17:31
這侽孓譙悴丶 发表于 2018-6-14 16:52
, h, ^$ ]$ ?$ ]8 K, u1.导入allegro时要先将库路径设置在当前目录下，不然导过去网络可能会丢失； 2.转allegro后你要看看封装pla ...
- }1 M( c: o8 t. X* u+ h3 z; B7 k$ H& R
关于第一问题的回答，我可以理解为需要先在PADS文件中导出LIB，然后在allegro中指向该LIB路径么？! M+ {/ Z3 u- \4 g+ C# l
作者: 這侽孓譙悴丶    时间: 2018-6-14 17:34
wshna0221 发表于 2018-6-14 17:31
" @$ w4 _$ R5 G+ o- r关于第一问题的回答，我可以理解为需要先在PADS文件中导出LIB，然后在allegro中指向该LIB路径么？
' y  l* z! @4 D* b, k0 T
不是，就是你brd里面导入asc文件之前，先在brd里面将库路径设置到brd文件所在的路径下！
0 D/ G0 r" K1 A* o* I4 y
作者: wshna0221    时间: 2018-6-14 17:44
這侽孓譙悴丶 发表于 2018-6-14 17:34. f: f: {+ [8 j
不是，就是你brd里面导入asc文件之前，先在brd里面将库路径设置到brd文件所在的路径下！

1 I: m* F* U, N3 \5 ~; |  j又尝试了两次，现在是有GND和几个电源网表，其他信号网表都没有。* G4 K' Y5 `) m
作者: 這侽孓譙悴丶    时间: 2018-6-14 17:58
wshna0221 发表于 2018-6-14 17:44
- q+ e9 a( e3 b- F3 {8 M3 I1 |  g又尝试了两次，现在是有GND和几个电源网表，其他信号网表都没有。
* C9 L8 w: N$ b4 j* h  e$ T
方便的话将文件发上来试试！1 e6 p1 N* k) D" }+ u
作者: wshna0221    时间: 2018-6-15 09:00
這侽孓譙悴丶 发表于 2018-6-14 17:58: c' l: m) L! N" _2 _
方便的话将文件发上来试试！

/ ^+ j; g/ b. t' ?公司文件，不好外传。只好自己再试试。我按照图中这种方式添加丝印层，结果对应的丝印层也没有出现。- D# q# P. B: `  G" K2 `

1.jpg (60.88 KB, 下载次数: 0)

1.jpg
作者: 這侽孓譙悴丶    时间: 2018-6-15 09:43
wshna0221 发表于 2018-6-15 09:00
2 h2 O: v9 O% ~# O4 p& J% h公司文件，不好外传。只好自己再试试。我按照图中这种方式添加丝印层，结果对应的丝印层也没有出现。
$ ~, @* _* L4 }9 z7 X) h
导入的时候丝印层不需要设置，如果转过去丝印框丢失了，就在PADS上面将封装的丝印框层面改到TOP层去，然后再去转就有了！
作者: wshna0221    时间: 2018-6-15 09:50
這侽孓譙悴丶 发表于 2018-6-15 09:43
8 F# D, q. Q  w& J: A* l导入的时候丝印层不需要设置，如果转过去丝印框丢失了，就在PADS上面将封装的丝印框层面改到TOP层去，然 ...

: x- ?5 a. c6 p$ N6 U+ S$ m不是丝印框没有，是器件的位号没有，所有器件的位号都是#REFDES4 [5 \0 o; U) P! `) R& f
作者: 這侽孓譙悴丶    时间: 2018-6-15 09:57
wshna0221 发表于 2018-6-15 09:50
9 v: A* o* p4 h2 k, r8 g不是丝印框没有，是器件的位号没有，所有器件的位号都是#REFDES
) u9 z# f; P5 a& {7 c- x. z/ r2 L
这个正常的，转过去refdes就是那样的，我一般都是用skill自动批量处理，如果你没有skill的话就只能自己一个一个打开去添加。另外还有焊盘也需要处理：焊盘名称，阻焊，钢网，反盘；异形孔焊盘已经shape焊盘都需要自己新建好后在封装里面替换！这些我都是用skill辅助处理的，效率高！如果没有工具就只能自己一个一个编辑处理了！- u( _. L9 P0 b& Z$ h# h
作者: wshna0221    时间: 2018-6-15 10:03
這侽孓譙悴丶 发表于 2018-6-15 09:57' ~2 L$ v9 a! ^
这个正常的，转过去refdes就是那样的，我一般都是用skill自动批量处理，如果你没有skill的话就只能自己一 ...

, A; Y; P1 F; u& S7 C. ^$ S- B论坛那个EDA365 SKILL里好像没有这方面的skill吧。* {0 W8 s4 @/ z2 R( a% Q6 C
作者: 這侽孓譙悴丶    时间: 2018-6-15 10:08
wshna0221 发表于 2018-6-15 10:03  @5 e9 ]3 h8 Y  f# W
论坛那个EDA365 SKILL里好像没有这方面的skill吧。
& p8 B. A( _2 x# [+ y
论坛的skill都是写常规的，里面没有这方面的！
0 w9 \6 [$ a1 Y2 D
作者: linna84    时间: 2018-6-15 15:17
我经常转，转的时候设置好路径，位号和网络都有的，不要需要借助任何skill
作者: wshna0221    时间: 2018-6-15 15:34
linna84 发表于 2018-6-15 15:175 E2 M4 c5 K; O. i" G* C" c
我经常转，转的时候设置好路径，位号和网络都有的，不要需要借助任何skill
4 {6 g, C0 G+ A! P4 w
我确实不知道我哪一步没设置对。' S, }" e' K; E* s* t2 w
作者: linna84    时间: 2018-7-7 18:18
将BRD文件，ASC文件统一放在A文件夹内。然后在ALLEGRO里面setup--user preferences--paths--libary--devpath,padpath,psmpath这三个路径都设为A文件夹的路径，还有一点就是文件的命名不能有非法字符



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2