EDA365电子工程师网
标题:
麻烦帮看看导网络的问题
[打印本页]
作者:
瓷娃娃
时间:
2009-2-11 17:25
标题:
麻烦帮看看导网络的问题
我用CIS画了原理图，DRC后，session log里显示的是如下：
" c& K+ `; i$ W' X
5 d. A! ?' ^, a
Checking Visible Unconnected Power Pins
4 V* W: E# x( L" F) i4 t
Checking Misleading Tap connection
& y. b4 f4 G) ~" h4 @ {% ~/ i
Check Bus width mismatch
6 k1 R& X+ m$ n1 Z
* G" Z+ P( O( ~
这个是不是就是没有问题啦？
* n* e2 b6 Y7 \! _" G
, Q9 w8 o3 S0 N4 S. U8 T; {; F9 v
然后我点了creat netlist。
9 b& u* a/ D0 q: j5 k! ]5 H. _
" p5 x" B8 n) e* N( @2 [2 ?) V
1)勾上了"create or update pcb editor board(netrev)"
y1 a: ^- [( }) A S
2)在output board里选了板子要放的位置。
( d& h! v% S( F
3）我点确定会提示找不到pstchip.dat,pstxnet.dat,pstxprt.dat。于是我又勾上了上面的create pcb editor nelist选项，在netlist files里选了和output board相同的文件夹。也勾上了view output。
! W1 x' n0 a# m+ G4 j, n; r+ X2 ~
4）再点确定在导网络中会出错，我点确定，查session log里提示的是：
, z. P& c) Q& E R6 o
- t" ~( l' Q3 Y
Spawing "E:\allegro\tools\pcb\bin\allegro.exe" -mpssession Administrator "E:\atext\at9263.brd"
% P' x8 s! { e. \
3 v! @7 x: J ^' h- B/ ?
*** Done ***
" g5 m5 c p5 ~ m
) u4 h6 e' A. ]9 ]* d) \9 d
我点确定的同时会打开一个allegro的文件，但里面什么也没有。
% p% l/ S& e3 l$ q" H: n
! O4 {! ~* u8 p" O* |0 |3 X
而且按说outputs那里应该会有pstchip.dat,pstxnet.dat,pstxprt.dat这三个文件输出才对，但那没有。
/ ]1 d& m# p! k# j
: {2 u# @7 L) u) b' B: ~
请问我哪里出错了？
作者:
RiverSnail
时间:
2009-2-11 17:45
Checking Visible Unconnected Power Pins
9 G8 h& T+ s8 E' a k$ \4 @
Checking Misleading Tap connection
% x6 x. O8 ~) C% x% \
Check Bus width mismatch
2 s( w) E3 ?3 ]) s6 g$ ]9 r5 S# r: t
2 E% m( U; D" B( T% c
这个是没有问题的，有问题的话会提示[error]或者[warnING]等字样
4 ^/ C9 _- d5 i5 |% u5 f/ M% X
如下：
4 x, X n- X- \% K% B
WARNING [DRC0037] Net has two or more aliases - possible short? 1V: SCHEMATIC1, RT9203 (7.00, 3.20)
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2