EDA365电子工程师网

标题: 請問一下為何我外加pul high電阻會有比較強的pull high [打印本页]

作者: cffdfg45 时间: 2018-6-7 09:57
标题: 請問一下為何我外加pul high電阻會有比較強的pull high
請問一下為何我外加pul high電阻會有比較強的pull high 超過pull down

why.png (166.06 KB, 下载次数: 2)

作者: clp783 时间: 2018-6-7 10:03
不知道。

作者: cun1986 时间: 2018-6-7 10:59
RGMII，MII

作者: cun1986 时间: 2018-6-7 11:03
如果是100K内部弱下拉，你外部加100k的弱上拉与加4.7k强上拉。你觉得电平会不会不一样

作者: solo13 时间: 2018-6-7 22:29
好好看懂英文先吧

作者: bluskly 时间: 2018-6-8 15:32
这英文没啥复杂的，都讲得很清楚了。

作者: 963 时间: 2018-6-9 11:36

作者: Jujianjun 时间: 2018-6-11 10:44
这段英文的描述其实不太清楚，我理解下来的意思是：
1. 芯片自身有内部弱上拉
2. 如果其它地方没有弱下拉，那么好简单，复位的时候信号自然为高
3. 如果其它地方有弱下拉，那么我们就需要加强上拉，以确保复位的时候信号为高电平
4. 如果其它地方有强下拉，这种情况是不合理的，除非designer思路有问题

作者: wuyatao 时间: 2018-6-27 14:57

:victory::victory::victory:

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)