EDA365电子工程师网

标题: hyperlynx9.4.1。timing module 时序模型 [打印本页]

作者: jacksonwang988 时间: 2018-6-6 11:01
标题: hyperlynx9.4.1。timing module 时序模型
我用hyperlynx9.4.1仿真DDR4，发现在设置timing module时没有默认的.V文件，后网上看论坛帖发现，原来安装路径下有。现贴出以方便新来的。
我的安装路径是：d:\MentorGraphics\9.4.1HL\SDD_HOME\hyperlynx64\Libs
另还有个问题。9.4.1安装到win10后，PCB导入时没有brd的格式。但同样安装到win7下就正常，估计是win10的兼容性还不够好。
混点积分。。。。

作者: artpcb 时间: 2018-6-14 08:42
谢谢分享

作者: artpcb 时间: 2018-6-14 08:45
您好！方便把你的DDR4的timing module的.V文件的问价共享一份吗，谢谢，

作者: xingnuolgsx 时间: 2018-6-14 09:15
同求DDR4的timing module文件，谢谢！

作者: 吉。。。。。 时间: 2018-6-19 13:31
00000000000000

作者: suiwinder 时间: 2018-6-20 08:24
win10？还是win7吧

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)