EDA365电子工程师网

标题: 如何控制差分对等长？ [打印本页]
作者: 攻城拔寨    时间: 2018-6-4 17:55
标题: 如何控制差分对等长？
Dear all
, D+ `* |$ U- j      请问一下差分对等长控制是在static phase中设置还是设置一个match gruop?或者说两者设置有何区别？静态相位误差和动态相位误差是个什么鬼？谢谢啦
8 b5 m6 g- n' e) W2 V
作者: 這侽孓譙悴丶    时间: 2018-6-5 00:56
可以在CM里面设置对内等长误差，也可以在PCB上给差分对添加Diffp_Phase_Tol属性设置其对内等长误差！, g! w! q  @/ o% Z
; `6 O# A5 D, O' z6 O
8 a2 |/ B5 F6 w+ k% ~

$ n" b5 S# K4 E% a
作者: 攻城拔寨    时间: 2018-6-5 08:47
這侽孓譙悴丶 发表于 2018-6-5 00:562 `5 \. {: \% W9 H! H* S
可以在CM里面设置对内等长误差，也可以在PCB上给差分对添加Diffp_Phase_Tol属性设置其对内等长误差！
& a5 B  t2 r3 v6 e
非常感谢你，从你的回答中可得到：只需要在静态相位误差这一栏设置，而不需要单独建个Match Gruop来控制等长。能再解释一下静态相位和动态相位吗？3 i. Q( Q" p5 E: }3 y4 w$ p; x
作者: faeng    时间: 2018-6-5 10:09
建议楼主买本书看一下，里面解释都很详细
作者: djadfas    时间: 2018-6-5 10:24
详细见我以前回答 两者区别
作者: Doubles    时间: 2018-6-5 11:07
这个是差分对内等长和组内等长的差别，Static phase是约束差分对内两根线间的等长，MG是对一组线等长进行约束。
作者: 利涉大川    时间: 2018-6-5 11:11
這侽孓譙悴丶 发表于 2018-6-5 00:562 [: [* O5 U: `0 I
可以在CM里面设置对内等长误差，也可以在PCB上给差分对添加Diffp_Phase_Tol属性设置其对内等长误差！
& c" H3 A$ V3 H( D
这位大神每次都是第一个回答问题的，而且还很专业，佩服。
. U5 d& |: Q9 @  @: o
作者: l348413352    时间: 2018-6-5 14:47
差分对内P、N两根线的等长
2 w: L" q" |# L/ h/ ~+ [6 \
( L% L% B9 F. {/ x) t  s一组差分对的等长
$ A' `( J+ w- u- O. z. J: i- c+ ^
! C. k# |) D3 {4 T6 V8 H) H
作者: 哈士奇的主人    时间: 2018-6-5 15:40
zhuany专业
作者: woshii菜鸟    时间: 2018-6-5 17:49
瞅瞅看看
作者: 攻城拔寨    时间: 2018-6-6 10:01
faeng 发表于 2018-6-5 10:09( a; W% x0 S7 Y
建议楼主买本书看一下，里面解释都很详细

7 e6 m9 d6 p6 O: G你的建议感觉不错，你看过书了，你解释看看，什么是静态相位，什么是动态相位？6 k) U& T* `0 o# r) S! u3 j9 ~; _( x
作者: 星雨叶    时间: 2018-6-6 15:40
攻城拔寨 发表于 2018-6-5 08:47
# H* E. v$ p8 g/ D$ s  _' A' E非常感谢你，从你的回答中可得到：只需要在静态相位误差这一栏设置，而不需要单独建个Match Gruop来控制 ...
& m; u9 H' E  i" y: F- O& O$ j1 v
静态指得是总长度等长就可以，动态指的是每隔一段距离判断一次等长。
作者: 攻城拔寨    时间: 2018-6-9 09:33
星雨叶 发表于 2018-6-6 15:40* {+ j! h, E: S7 T. I2 \
静态指得是总长度等长就可以，动态指的是每隔一段距离判断一次等长。

5 U4 `* C1 _5 _+ m8 v& u7 x7 L: O  |非常感谢帮忙解答，受教了
, a3 H# B/ b, V( T$ A
作者: Jesse_eda    时间: 2018-6-30 08:43
谢谢分享



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2