EDA365电子工程师网

标题: Cadence Sigrity QIR2 更新 | XtractIM [打印本页]
作者: Cadence_CPG_Mkt    时间: 2018-5-9 11:49
标题: Cadence Sigrity QIR2 更新 | XtractIM
本帖最后由 Cadence_CPG_Mkt 于 2018-5-9 12:02 编辑
  P( X- L6 j  J; E" m
+ W3 j" i1 B8 d. A( Q* m
▍本文描述了Cadence® Sigrity™产品QIR2 的新增功能。
XtractIM
本节介绍Cadence® Sigrity™ 2017 QIR2版本中XtractIM™的新增功能。

( D8 v- v7 ~0 U% L  t, R) `! ?
在MCP header中添加了去耦电容引脚
在该版本中，去耦电容的引脚信息被添加到由XtractIM生成的SPICE模型的MCPheader中。
/ ]" l; R+ {# r* r3 C7 k
添加了新的选项来显示所有网络的阻抗和耦合结果，用于多Die封装设计
在该版本中，EPA模式中增加了一个新选项，用于显示多Die IC封装设计中所有网络的阻抗和耦合系数。
在以前的版本中，每层每次只能显示一个DIE到BGA的阻抗结果。

$ q/ [0 r- m* A
基于引脚的SPICE模型中增加了用于电路节点命名的新选项
在该版本中，添加了一个新的选项Circuit Node Name Format [Component] ! [Net Name] @ [Pin Name] 以提供另一种方法来定义电路节点名称的分隔符号。
选择此选项时，元器件名称和网络名称由！分隔，网络名称和引脚名称由@分隔。
在以前的版本中，基于引脚的SPICE模型中用于电路节点命名规则的分隔符号是下划线(_)。例如，U1_U1-A1。

, ]% ^% t0 `8 r& R! N) @1 X0 }
添加新选项用于在RLC报告中显示提取频率
新增加了在表格和图形结果中显示频率的选项，用于以GUI或者report方式查看仿真结果时，显示RLGC提取频率。
每个网络的RLC：2 p) M  a& B% G/ ~
RLC表格：
' E% ?" c. |$ _9 P- H
添加了新的Tcl命令
模型提取模式中添加了以下新的Tcl命令：
  • 导出耦合项的阈值
  • 优化的带宽

    ' G+ V' p; b2 Y% A
    • 电路拓扑
    • 提取的频率范围

      0 ^3 s5 z7 _- Z; J4 _) R/ n
" V, o2 }' s  d

! ^. D. ]0 ^/ w$ C; Y" c; q8 S2 o0 |$ r# K, s
! }( b9 @* d; U4 u* l
欢迎您的评论！
您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。, o) A$ X% S$ m- s
: \+ y/ \; P% }% O

! I1 C$ b9 i# c6 {7 S$ }
作者: zyk_123    时间: 2018-5-16 07:27
顶一下
作者: zyk_123    时间: 2018-5-16 07:28
顶一下7 M8 t! k9 v& V




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2