EDA365电子工程师网

标题: 关于端接的一个问题 [打印本页]
作者: Joen0_0    时间: 2018-5-8 17:32
标题: 关于端接的一个问题

' \) J# k+ x/ P& \, Q5 ?# v# _如图所示1 g0 O. S9 p7 k* n0 t
1.实测在端接电阻R1为0R时，AB两点的波形都是图①的情况，有些过冲4 S/ @7 C3 w9 r; g0 E
2.在调整端接电阻为100R时，A点的波形为图①，B点的波形都为图②
) p9 Z. m# C+ p" V' H  @想问一下) x9 m5 u& @3 ]% W6 y: k: {
1.调整端接电阻后，对于终端来说，波形是正常范围内了。但对于源端来说，在调整端接电阻前后，源端（A点）波形都是有过冲的情况的（实测），是不是说端接电阻仅仅只是调整终端所接收到的信号，对于源端并没改善% V4 y/ r( w, `% {6 x' b
2.还是测试结果有偏差6 _. n7 k0 u4 i# X: b- H& u
. D4 r& G$ q1 F- ?2 H8 j" U% d& Z
作者: 岁月印记    时间: 2018-5-8 18:07
终端电阻可以减少信号反射造成的干扰，好像无法改变源端的过冲。这个串联端接要靠近发射端放置，不太适合双向传输信号
作者: asdf193    时间: 2018-5-9 09:40
源端是发射，收端是接收，串接或者并接电阻是保证接收端正确采样电平，
作者: Joen0_0    时间: 2018-5-9 14:50
asdf193 发表于 2018-5-9 09:40! Y  z4 `! m. f; N# ^
源端是发射，收端是接收，串接或者并接电阻是保证接收端正确采样电平，
$ N& o2 i& N$ _4 s) ^
意思就是说，发送端过冲是没有办法的，端接只是改善接收端接收到的信号质量？
7 {  a5 _; q+ L- ~) {% r
作者: Joen0_0    时间: 2018-5-9 14:52
岁月印记 发表于 2018-5-8 18:07. O3 }6 X2 m' M7 [. h6 b; v
终端电阻可以减少信号反射造成的干扰，好像无法改变源端的过冲。这个串联端接要靠近发射端放置，不太适合双 ...
( f$ |; E, {7 `# x9 S6 i
靠近源端，大家都这么说，总不可能把电阻直接塞BGA里面吧。。。
' ~# x. Y) S1 x) W7 G5 G% N3 K# N% o6 m) C2 M4 z0 J# b/ O
作者: asdf193    时间: 2018-5-10 09:41
Joen0_0 发表于 2018-5-9 14:52- ]/ \- f; ]. }" X& {3 Z
靠近源端，大家都这么说，总不可能把电阻直接塞BGA里面吧。。。

% R; W3 V1 {& @尖端过冲，可以通过调节驱动能力来实现~~~还有就是整个线路的阻抗匹配好的话可以减少~~但是~~~对电路性能没有影响的话~~调节他有啥意义？？
作者: zltwin    时间: 2018-5-10 10:15
学习了
作者: 哈士奇的主人    时间: 2018-5-10 17:38
我们关心的是接收端的信号，接收端的信号质量好就行。这是pin to pin的走线吗？
作者: kobeismygod    时间: 2018-5-13 16:54
串联端接主要用于输出阻抗小于走线的特性阻抗的情况，这个电阻目的是增加了源端的输出阻抗，所以在图上电阻B侧，信号的反射会减小，因为驱动端的输出阻抗在匹配之后比较接近走线特性阻抗，但是在电阻的A侧还是会有反射，但是不影响接收端。
作者: Joen0_0    时间: 2018-5-13 20:35
asdf193 发表于 2018-5-10 09:41
2 p, v0 N( e* j/ R" K' }  ^尖端过冲，可以通过调节驱动能力来实现~~~还有就是整个线路的阻抗匹配好的话可以减少~~但是~~~对电路性能 ...
, w# }# Q) k( l* t6 q
没有，说实话，这个电路已经是在出货的产品了，只是我测出来后个人的一个问题而已
) l: G7 v$ t- {; ^( P尖端过冲，调节驱动能力是通过芯片软件实现的么，这个还真没了解过' C3 J/ g9 o+ U$ O/ B& P
作者: Joen0_0    时间: 2018-5-13 20:37
哈士奇的主人 发表于 2018-5-10 17:38
0 q/ r( `/ M3 j2 l) @我们关心的是接收端的信号，接收端的信号质量好就行。这是pin to pin的走线吗？

4 V  F( }1 l( n& J是的，pin to pin! k2 l% U. w( k+ Z
你这个问题倒启发了我，要是一对多的话，结果又是如何。。。" _5 |. L* w# S" f* J
作者: Joen0_0    时间: 2018-5-13 20:45
kobeismygod 发表于 2018-5-13 16:54
8 @% F( @+ J8 E7 l+ b0 c串联端接主要用于输出阻抗小于走线的特性阻抗的情况，这个电阻目的是增加了源端的输出阻抗，所以在图上电阻 ...

( K& x  c' w" F2 v5 _5 t" j+ a了解，我只是觉得说6 i, v% b) D* u8 o# }, j
1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电阻不管怎么放置，源端到端接电阻一定还会有过冲的现象6 F* Z$ K( K2 L0 l' y( S5 y/ p( }
2.端接电阻到源端的距离影响着这个过冲程度（假如端接电阻就在源端BGA底下，是不是说，源端到端接电阻这段信号的过冲会变得非常小？）- A9 K2 y9 }! f/ O
3.虽然源端到端接电阻这段信号确实不是特别重要，这个产品也在出货了，只是我个人想通过交流学习一下知识
0 K  B- h! Z; Z  w8 p4 M! T- @; V4.真的非常感谢每一位大神，每次在365上问问题都有挺多人来回答的，真的感谢( R, L5 S: ?3 z% P9 Y' a  `
作者: qiantan    时间: 2018-5-13 22:07
那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？
作者: 哈士奇的主人    时间: 2018-5-14 09:06
qiantan 发表于 2018-5-13 22:07
3 j4 {. _$ ]  y0 d( s那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？
$ c4 @- \$ _# z7 J0 [
不是，看具体芯片具体引脚的% p7 i- I0 M/ y% s. k1 I
作者: kobeismygod    时间: 2018-5-14 12:39
Joen0_0 发表于 2018-5-13 20:45
: I4 k6 y+ f* {% G了解，我只是觉得说# C3 r) o8 B6 [! E0 x: J7 U
1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电 ...
; e+ X* J' [8 Q4 C! Z
是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你的端接电阻摆放的多么靠近输出，只要阻抗出现不连续，就会有反射存在。$ O+ U9 w" _" W4 e

5 B: M/ B1 \% J' J" z* ?
作者: Joen0_0    时间: 2018-5-14 22:42
kobeismygod 发表于 2018-5-14 12:39% j: L+ C/ t6 U; V7 b; C4 Q
是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...

: A" k3 {, B8 g/ D8 ^嗯嗯，感谢
8 V* f% v! X7 y; D" p* |3 f
作者: we167527    时间: 2018-5-17 10:17
kobeismygod 发表于 2018-5-14 12:39
: |+ w+ S. ~3 u# ^6 Y是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...

" H  g9 g: p- l那我有个问题！
0 B2 U- N7 w; x8 N$ U/ i" C0 m) a就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？6 y* G( ]% W3 m
作者: kobeismygod    时间: 2018-5-17 16:03
we167527 发表于 2018-5-17 10:17  e" R' ]$ G1 H7 W
那我有个问题！
  d$ ]* c7 j; R" B' E4 J就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？
/ z. T. P* c1 d, l% a
因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配），也就是传输线阻抗小于输入端阻抗，所以并联端接电阻会接收端的等效阻抗降低与走线阻抗匹配，综上，需要靠近颗粒端摆放。5 ]  V5 m5 B& C) `& O: K3 f: Z3 e
2 B5 R0 {+ q) [0 ~- H# u0 N
作者: ABCDJ    时间: 2018-5-22 11:53
端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各的优势。但是对于高速信号和DDR等要求高的场合，都采用的是末端端接。
作者: we167527    时间: 2018-5-23 19:27
kobeismygod 发表于 2018-5-17 16:03
' z% ~+ [3 u6 G$ k' S) V! k因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配）， ...
3 D3 [% E# d* o' ?9 f' @1 |: I3 c
如果地址线和控制线采用的是串联端接呢？应该放在何处？; x$ Y1 Z/ F4 Z7 N. N" [8 n
作者: we167527    时间: 2018-5-23 19:29
ABCDJ 发表于 2018-5-22 11:53, E- }; k: W7 _$ L
端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各 ...
! F5 V" T( {9 Y7 }. K$ a: k6 U
末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？( h% p& r& f% m+ c
作者: ABCDJ    时间: 2018-5-25 19:30
we167527 发表于 2018-5-23 19:294 a% |: P$ o. b6 R; M! r! v
末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？

+ o+ B$ W7 n1 l6 J- J6 H: @7 w应该末端像VTT那样，也最简单的方式也就是上下拉，阻值跟特征阻抗一样，单端和差分有点区别。但是直接上下拉会提升很多功耗，所以又有优化的版本，比如加电容的方式，而又因为输出IO一般驱动能力有限，这个电容容值很难选择。总之，对于单端信号的末端端接，基本上很少用，除非像DDR一样有个比较合适的VTT电源。
5 m6 }# O- Q1 |2 u
作者: wuyatao    时间: 2018-6-27 14:29
:victory::victory::victory::victory:
作者: 飞熊在天    时间: 2018-7-6 18:26
你的测量没问题，具体为什么，推荐阅读于博士的信号完整性手记中第四章:信号的反射与端接。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2