EDA365电子工程师网

标题: 关于端接的一个问题 [打印本页]
作者: Joen0_0    时间: 2018-5-8 17:32
标题: 关于端接的一个问题

+ L  |  A" f; F) ?如图所示9 k7 r& y! ~4 {% `. K# {5 o7 B
1.实测在端接电阻R1为0R时，AB两点的波形都是图①的情况，有些过冲4 |; @; I6 _! b" z* @& c; }. X
2.在调整端接电阻为100R时，A点的波形为图①，B点的波形都为图②4 h8 u. {5 N5 X9 T3 o) e
想问一下
- d8 V. V  {6 c% _  p& h7 J1 B1.调整端接电阻后，对于终端来说，波形是正常范围内了。但对于源端来说，在调整端接电阻前后，源端（A点）波形都是有过冲的情况的（实测），是不是说端接电阻仅仅只是调整终端所接收到的信号，对于源端并没改善
! [; ^8 P5 }% m- q5 A8 u# u! M- Q2.还是测试结果有偏差
# e/ y; ?8 v6 D7 I9 q1 j2 v7 q! d/ i
作者: 岁月印记    时间: 2018-5-8 18:07
终端电阻可以减少信号反射造成的干扰，好像无法改变源端的过冲。这个串联端接要靠近发射端放置，不太适合双向传输信号
作者: asdf193    时间: 2018-5-9 09:40
源端是发射，收端是接收，串接或者并接电阻是保证接收端正确采样电平，
作者: Joen0_0    时间: 2018-5-9 14:50
asdf193 发表于 2018-5-9 09:40! J: r) X$ p; U8 q! Y
源端是发射，收端是接收，串接或者并接电阻是保证接收端正确采样电平，
" v1 V3 ~1 m# e) {! k, {" x
意思就是说，发送端过冲是没有办法的，端接只是改善接收端接收到的信号质量？
4 F. L0 a0 I% F
作者: Joen0_0    时间: 2018-5-9 14:52
岁月印记 发表于 2018-5-8 18:07
9 [  e& W2 u# \; L终端电阻可以减少信号反射造成的干扰，好像无法改变源端的过冲。这个串联端接要靠近发射端放置，不太适合双 ...

: W/ v; j+ f. R' l0 b靠近源端，大家都这么说，总不可能把电阻直接塞BGA里面吧。。。
' p; n" ~7 c7 [; P5 f. a* p! U4 X
# B/ `3 j/ L) C  ^8 s, z4 i
作者: asdf193    时间: 2018-5-10 09:41
Joen0_0 发表于 2018-5-9 14:526 d2 G$ x* n9 X4 K
靠近源端，大家都这么说，总不可能把电阻直接塞BGA里面吧。。。

, q* H7 N8 a8 U; ]尖端过冲，可以通过调节驱动能力来实现~~~还有就是整个线路的阻抗匹配好的话可以减少~~但是~~~对电路性能没有影响的话~~调节他有啥意义？？
作者: zltwin    时间: 2018-5-10 10:15
学习了
作者: 哈士奇的主人    时间: 2018-5-10 17:38
我们关心的是接收端的信号，接收端的信号质量好就行。这是pin to pin的走线吗？
作者: kobeismygod    时间: 2018-5-13 16:54
串联端接主要用于输出阻抗小于走线的特性阻抗的情况，这个电阻目的是增加了源端的输出阻抗，所以在图上电阻B侧，信号的反射会减小，因为驱动端的输出阻抗在匹配之后比较接近走线特性阻抗，但是在电阻的A侧还是会有反射，但是不影响接收端。
作者: Joen0_0    时间: 2018-5-13 20:35
asdf193 发表于 2018-5-10 09:41
4 Z( ^; w; u7 t) t. V7 m尖端过冲，可以通过调节驱动能力来实现~~~还有就是整个线路的阻抗匹配好的话可以减少~~但是~~~对电路性能 ...
. J0 H0 N# V% K  i3 `5 ~
没有，说实话，这个电路已经是在出货的产品了，只是我测出来后个人的一个问题而已
7 T# n+ I% \3 z. J尖端过冲，调节驱动能力是通过芯片软件实现的么，这个还真没了解过% K# D4 X/ L/ s8 r' H8 i  S& H4 F
作者: Joen0_0    时间: 2018-5-13 20:37
哈士奇的主人 发表于 2018-5-10 17:38- W1 j6 X5 J& j+ x. J4 @
我们关心的是接收端的信号，接收端的信号质量好就行。这是pin to pin的走线吗？

% {! Z4 T* M. v6 A  Z9 v& Q- w" h, v' \是的，pin to pin4 V  l6 B& F! p. `8 ?
你这个问题倒启发了我，要是一对多的话，结果又是如何。。。
+ E5 t1 g8 ]$ j) k$ l% b- V
作者: Joen0_0    时间: 2018-5-13 20:45
kobeismygod 发表于 2018-5-13 16:543 [4 m3 l. F! ~
串联端接主要用于输出阻抗小于走线的特性阻抗的情况，这个电阻目的是增加了源端的输出阻抗，所以在图上电阻 ...

% C( u( _" P, k了解，我只是觉得说
- v: k' ^3 u1 t; A5 ]1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电阻不管怎么放置，源端到端接电阻一定还会有过冲的现象$ }9 P' o) H' P# v- W- |% }
2.端接电阻到源端的距离影响着这个过冲程度（假如端接电阻就在源端BGA底下，是不是说，源端到端接电阻这段信号的过冲会变得非常小？）3 L# m( n6 ^6 H0 U
3.虽然源端到端接电阻这段信号确实不是特别重要，这个产品也在出货了，只是我个人想通过交流学习一下知识5 H1 n/ G  m0 W/ h# ^
4.真的非常感谢每一位大神，每次在365上问问题都有挺多人来回答的，真的感谢8 c/ |& B: Z/ ~% j9 w/ \( A. F
作者: qiantan    时间: 2018-5-13 22:07
那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？
作者: 哈士奇的主人    时间: 2018-5-14 09:06
qiantan 发表于 2018-5-13 22:07
" N! L: K' p4 y7 {6 a那请大神讲讲，是不是所有的端接都是靠近源端比较好呢？

, H" D% z8 e4 q6 c不是，看具体芯片具体引脚的$ f) _, s  n) \7 h& }6 ^2 M
作者: kobeismygod    时间: 2018-5-14 12:39
Joen0_0 发表于 2018-5-13 20:451 i& G" y  ]8 b. o  \* l6 c: S
了解，我只是觉得说
3 N( r- Z1 N, |# k7 V5 I1.电阻已经很靠近源端了，还是能测到电阻到源端信号的过冲现象，那是不是说，端接电 ...
* s2 M: P( u* Y7 S" e
是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你的端接电阻摆放的多么靠近输出，只要阻抗出现不连续，就会有反射存在。
4 o7 J0 I2 Q7 X9 b. t: I6 n4 v' Q, a" z- l6 G7 r
作者: Joen0_0    时间: 2018-5-14 22:42
kobeismygod 发表于 2018-5-14 12:39
5 T& W& b2 Q3 g* Q' K8 a9 A是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...
3 d( M/ ?& t2 F: V4 R. H( ^
嗯嗯，感谢5 h7 a7 ?2 A  c8 n+ Q9 F( V. P
作者: we167527    时间: 2018-5-17 10:17
kobeismygod 发表于 2018-5-14 12:39- G' H& D- z3 w2 l1 b
是的，端接电阻都是建议尽可能靠近输出端的，所以现在有些高速的总线的端接都已经做到片上了。但是不管你 ...
- z# j) |- V4 L
那我有个问题！
- P4 J7 h  ^2 A! Y; i就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？3 [5 n( [& e6 Y8 M
作者: kobeismygod    时间: 2018-5-17 16:03
we167527 发表于 2018-5-17 10:17: M- |. @9 s1 M% I2 y& g% W
那我有个问题！
& @, q. \5 O0 d7 R4 z1 W+ ]0 z就是DDR的地址组/控制组的那些匹配电阻为啥是需要靠近DDR颗粒摆放呢？
, L% l( L. \0 I" P( V/ q
因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配），也就是传输线阻抗小于输入端阻抗，所以并联端接电阻会接收端的等效阻抗降低与走线阻抗匹配，综上，需要靠近颗粒端摆放。. K: A/ c( q* ~7 V' T+ c

; l( i4 S) W! m* x4 Q% l& r
作者: ABCDJ    时间: 2018-5-22 11:53
端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各的优势。但是对于高速信号和DDR等要求高的场合，都采用的是末端端接。
作者: we167527    时间: 2018-5-23 19:27
kobeismygod 发表于 2018-5-17 16:035 P% A! c6 H1 W$ F1 }9 ]7 ?
因为这些信号线是单向传输，另外你说的这些信号用的是并联端接（我说的端接靠近输出端指的是源端匹配）， ...

! j! N) z6 n  u5 t2 X8 ^如果地址线和控制线采用的是串联端接呢？应该放在何处？
1 ^/ N7 F; W, Z- C& ~* W
作者: we167527    时间: 2018-5-23 19:29
ABCDJ 发表于 2018-5-22 11:53
8 W. [9 V  v( i. r端接有很多种形式，源端一般是串联电阻，末端一般是并联，末端端接效果比源端好但结构复杂、功耗大，各有各 ...
5 [  s- f0 x" L# K
末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？
+ _: ?; v4 o3 R7 H3 d7 r, u
作者: ABCDJ    时间: 2018-5-25 19:30
we167527 发表于 2018-5-23 19:298 W$ ^. C4 M+ a9 R7 [& l
末端端接意思是。像在地址线上那样并联一个上拉？还是在最末端像VTT那样？
0 [. s0 m& x8 m! v# L
应该末端像VTT那样，也最简单的方式也就是上下拉，阻值跟特征阻抗一样，单端和差分有点区别。但是直接上下拉会提升很多功耗，所以又有优化的版本，比如加电容的方式，而又因为输出IO一般驱动能力有限，这个电容容值很难选择。总之，对于单端信号的末端端接，基本上很少用，除非像DDR一样有个比较合适的VTT电源。# C2 t! D1 i" i6 R% W$ ]/ W
作者: wuyatao    时间: 2018-6-27 14:29
:victory::victory::victory::victory:
作者: 飞熊在天    时间: 2018-7-6 18:26
你的测量没问题，具体为什么，推荐阅读于博士的信号完整性手记中第四章:信号的反射与端接。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2