EDA365电子工程师网

标题: 如何把两个不同的网络用铜皮连接起来？ [打印本页]
作者: myexpma    时间: 2018-5-2 23:10
标题: 如何把两个不同的网络用铜皮连接起来？
如题所示，allegro是否有PADS的copper bridge功能，可用一铜皮把连个不同的网络连接起来，DRC时不报警。9 R) M4 X: r! q6 w% Y% [
作者: 這侽孓譙悴丶    时间: 2018-5-3 00:30
应该没有，短路肯定会报DRC的，DRC隐藏即可，没必要纠结！
作者: mentorkk    时间: 2018-5-3 04:34
有, 可把不同的网络连接起来.
0 H5 M* J3 p4 I+ LDRC时不报警.% Z4 `% f  s* F. r7 s: N$ ?* A

& O) U$ R+ X3 a5 Z- j; [+ C
作者: tangqianfeng    时间: 2018-5-3 07:14
有的，要给他们定义net_short属性
作者: bingshuihuo    时间: 2018-5-3 08:58
tangqianfeng 发表于 2018-5-3 07:14  D+ Z( ?% S+ H
有的，要给他们定义net_short属性

1 U) x- u% f& w8 \这个办法好; y6 U2 _" V$ ]" r  H  C
作者: 王开鑫55    时间: 2018-5-3 09:19
tangqianfeng 发表于 2018-5-3 07:14/ n: O- A) Z7 L3 k# S  L# l, w  \) b* S; s
有的，要给他们定义net_short属性
0 B8 @# u) b, L
allegro中  edit  properties没有找到net_short属性？？
2 [5 j' Y0 x8 J1 Q1 k' T" S
作者: zltwin    时间: 2018-5-3 10:03
学习了
作者: 利涉大川    时间: 2018-5-3 10:54
两个不同的网络连在一起，不报错，怎么可能呢。
作者: tangqianfeng    时间: 2018-5-3 19:20
王开鑫55 发表于 2018-5-3 09:19& X, i4 s, i& x  L) U9 a4 @
allegro中  edit  properties没有找到net_short属性？？
( y0 a* u% ^! u
net_short属性只有pad 或via有
  _* J$ S( n+ v4 n: h0 @! v
作者: myexpma    时间: 2018-5-3 23:52
利涉大川 发表于 2018-5-3 10:54
; ~4 J6 W( |# z7 F3 [9 z+ Y两个不同的网络连在一起，不报错，怎么可能呢。
5 i. D0 ?  {, X0 t
pads就有此功能。
1 R; f4 T7 y0 Y$ x+ s4 q4 k8 ]9 d$ ?
作者: 王开鑫55    时间: 2018-5-4 09:10
tangqianfeng 发表于 2018-5-3 19:207 }) h; l) X0 c! B% D1 n
net_short属性只有pad 或via有
3 ?) x# P1 F# [0 R. h8 M% n
我给一个pin via都定义  net_short属性，但是用cline线连接的时候，会排斥，铜皮会避让
作者: 利涉大川    时间: 2018-5-4 09:12
myexpma 发表于 2018-5-3 23:52% M- I; B$ H/ }6 g2 b
pads就有此功能。

4 e  N* a+ C1 P1 f我感觉应该是隐藏了DRC，你要是用CAM350去跑开短路都跑不出来的话，那这个功能就会出大问题的。$ D, o8 y. G# O/ R9 r$ a
% c) J' x+ {, L) ^/ `; X$ `
作者: superlish    时间: 2018-5-7 11:17
可以把铜皮画在其它层，出光绘时注意要把这个铜的层加上" e; G  ~1 a7 k& \/ i8 H

9 a4 E+ O! E- d
作者: mosen518    时间: 2018-5-7 14:13
打过孔，  k# @' T" |3 ^0 U
2 A1 p( I* _; J( S! h6 e: @

8 s" [$ w2 n, D; k: s- X  ~
3 Y0 C% K8 `8 M) z. F, l' B' {* i
3 g  ^% E! y" x4 Z/ k6 @深圳市惠达康科技有限公司  R$ d  [6 l) y4 Z, c9 g# k
PCB层次：2-40层
6 J& y+ \/ C/ |7 A6 b; z" ~产品类型：PCB,FPC, R&F PCB.
0 f: {: c- ]" C- _) n8 m0 ~最大尺寸：双面1200mm*1500mm 、 多层1000mm*1200mm" f9 l* x! e# x
按材质分：FR4、铝基板、铜基板、陶瓷板、无卤素、高Tg、高频板（Arlon、Taconic、Rogers、Isola）$ a7 o( e9 r$ e3 j
表面处理：OSP、喷锡、沉金、沉银、沉锡、镍钯金、厚金板（最大金厚40U"）, n, Z- P" o# b
制程能力：线宽线距3mil、激光孔0.075mm、机械孔0.15mm, \4 ?% M" K9 _$ ^7 h# Z
铜    厚:1/3OZ--28OZ. H( P: [# w, L/ u2 m' q. R7 S
杨先生竭诚为您服务！ 13316575121(微信同号)   sales007@witgain.com+ i% }8 `9 j* e' s2 X" r7 v2 ]( [) v
作者: myexpma    时间: 2018-5-12 21:04
superlish 发表于 2018-5-7 11:17
" l: a% K# ?6 A- [1 ]! W可以把铜皮画在其它层，出光绘时注意要把这个铜的层加上
' m* O# k, Z. p! k5 D
已经使用此方法，但是感觉不完美。
作者: myexpma    时间: 2018-5-12 21:06
tangqianfeng 发表于 2018-5-3 07:14
2 f) Y! q& k, U/ b有的，要给他们定义net_short属性
% s1 E/ W; [3 p+ Y1 j# D/ @+ X0 A
定义了net_short属性后，还是不能用连线或shape把不同网络连接起来。
! V9 k2 G3 b- `/ q
作者: 上海轻骑兵    时间: 2018-5-15 16:12
应该没有，短路肯定会报DRC的，DRC隐藏即可，
作者: Crystal1218    时间: 2018-6-21 00:06
王开鑫55 发表于 2018-5-4 09:108 t$ @5 v8 `* H+ p- K
我给一个pin via都定义  net_short属性，但是用cline线连接的时候，会排斥，铜皮会避让

' z2 i# U0 [9 W: t使用静态铜皮，就不会避让了
: v9 T5 Y8 L* b" c# }9 {" E$ K9 e0 O2 u+ i




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2