EDA365电子工程师网

标题: PCB检查布线99.87%，找不到未布线net [打印本页]
作者: yidanshuxuexi    时间: 2018-4-19 16:04
标题: PCB检查布线99.87%，找不到未布线net

. f5 L; j% V2 X/ y 9 U0 E8 t5 g0 `1 ]+ {* t
问题描述：
% F! {% y4 Q$ o7 V' e0 v# Q1.PCB检查如上图。软件提示未连接net均是死铜皮块。但是死铜皮左边是X=9669，Y=5339，坐标位置均为我PCB不能坐标的外部。所以不清楚为何会这样报错。PCB外确定无任何铜皮块。2 Q, t) h+ m9 c# _. x6 s: i
2.完成99.87%，找不到未布线net。
" c" Z7 `' C! H0 I* E
/ `+ R: D9 H* u# y: n8 D
作者: yihafewu    时间: 2018-4-20 08:09
本帖最后由 yihafewu 于 2018-4-20 08:49 编辑 ; M: G# x& k& f( Z
2 G+ u7 ~. z( }+ B* C0 b
切换到G1层，看看GND网络是否存在孤岛（没有与其他GND铜皮连在一起的孤立铜皮）。0 a% O! i7 B' R: v# F& |; ?
还有P层的DSP的几个电源网络。* D5 ^: ]# A/ ?; u" n1 S

% M& ^9 M; r0 ]! i; i
作者: yidanshuxuexi    时间: 2018-4-20 08:49
yihafewu 发表于 2018-4-20 08:09+ S! S8 [, f  b
切换到G1层，看看GND网络是否存在孤岛（没有与其他GND铜皮连在一起的孤立铜皮）。
6 o  y0 S  a8 \. Q还有P层的DSP的几个电源 ...
2 ?% d5 ]  g* D' A2 Z0 x1 {5 d
( F6 z! k3 T5 v3 J
G1层，很明显没有孤岛。
1 Y- U3 D4 _) [5 r) P/ S/ T3 }: O + b5 R  z, d, S9 O. O) v) u9 o
P层：很明显也没有。
4 M3 Y' B- ?( H2 W' b; V/ r. N 5 L2 y, @: h/ u$ g9 w: Q
7 x; j& j. v. q+ |- x
作者: yihafewu    时间: 2018-4-20 08:56
兄得，你再仔细看看，有孤岛啊，你的两个图里都有啊。# M5 W0 j' a* @4 f4 K) \
我的电脑是加密过的，没法截图给你。
( v% P# `, P% o% W比如电源那里，你高亮的部分，中上，靠左，五个过孔处。你在孔比较密集的地方找。
作者: yihafewu    时间: 2018-4-20 09:00
preferences->system->navigation，在highlight methods的那个标尺，移到靠近close处，你双击messages的时候会定位到目标处
作者: yidanshuxuexi    时间: 2018-4-20 09:04
yihafewu 发表于 2018-4-20 08:56% C& }' z; c% u' l" D" U
兄得，你再仔细看看，有孤岛啊，你的两个图里都有啊。! f( R# ^7 a! e: A$ M" G: S0 Y
我的电脑是加密过的，没法截图给你。
# _8 D. t  V3 c3 i4 O: g6 \1 Z: c比如电源那里 ...

4 u% k: m# V5 T# R! j ) Q3 K* C- ^# A7 B* `: `
没有啊。都是十多年老司机了。这个真把我难住了。8 t; t( b: P/ L
作者: yihafewu    时间: 2018-4-20 09:11
看看能看到不1 x' D5 l8 k( q

IMG_2483.PNG (1.15 MB, 下载次数: 2)

IMG_2483.PNG
作者: yihafewu    时间: 2018-4-20 09:17
新建一个PCB，层叠设置一样，把图拷过去试试。
作者: superlish    时间: 2018-4-20 11:00
一般打孔不规范的，或者建库不规范的，用负片就要注意
作者: yidanshuxuexi    时间: 2018-4-20 11:25
yihafewu 发表于 2018-4-20 09:17/ w0 Z, A$ j5 f8 G8 Q
新建一个PCB，层叠设置一样，把图拷过去试试。

2 r* W8 z! G, y' p解决了。我板子上连接器的焊盘有点大。我在P跟G1，G2层焊盘边缘放了一个圆做隔离，软件检测到园内是一篇孤铜。其实不影响电气特性。因为PCB生产过程中焊盘的铜壁厚就把内电层的孤岛覆盖了。3 O/ B9 p# M' Q  P8 X! e
作者: yidanshuxuexi    时间: 2018-4-20 11:51
yihafewu 发表于 2018-4-20 09:176 F- P0 e& r# j0 p% Q8 Z- `/ B/ N7 S
新建一个PCB，层叠设置一样，把图拷过去试试。

  V5 b, ?+ P0 |  R1.检查规则：
6 @8 N9 n" v9 T1 B. Z) X 0 ~" S" B" i$ m4 g7 P) L7 @! B# d
2.检查结果：/ J! g1 g) w3 O- {  R
* ]( t1 u% w( }, a& Q- Q
可以看出没有出现net未连。但是检测板子信息如下：4 A0 G8 r! l8 t/ A+ r' H
3.还有两个net未连接。把板子所有东西都隐藏也没发现有飞线。# C. m  l6 D% q& h" V

9 v( J+ B& v. e4 i
- m& y$ L) o* Y+ M; o  _
作者: yihafewu    时间: 2018-4-20 13:09
你把Clearance的检查关掉再DRC看看，你的错误总数已经达到5000了，这个值应该是你设置的最大错误数吧。
作者: yidanshuxuexi    时间: 2018-4-20 14:00
yihafewu 发表于 2018-4-20 13:09
5 g' g# F6 [' ]6 n2 O$ `你把Clearance的检查关掉再DRC看看，你的错误总数已经达到5000了，这个值应该是你设置的最大错误数吧。
7 ^0 i' p+ ^& n, U6 x2 H7 J  `

1 |  h% c# p9 D) \2 C无net的pin我挨个全看了。没有问题。但是布线还是不是100%$ H0 R, e3 f7 d, p' e
作者: yihafewu    时间: 2018-4-20 14:15
找一个报错的封装，连同周围的元件和走线，复制，新建一个PCB，进行特殊粘贴-保持网络名，再drc看看。& _5 U+ X4 r; S6 `- H5 d
如果你的PCB不涉及保密的话，可以上传上来看看。
作者: yidanshuxuexi    时间: 2018-4-20 14:26
yihafewu 发表于 2018-4-20 14:15
& o% ?, a5 Z: q, C* m4 T8 G! }找一个报错的封装，连同周围的元件和走线，复制，新建一个PCB，进行特殊粘贴-保持网络名，再drc看看。
, A5 A: v" |; N# x: `& z- H& X0 W3 d如 ...
! M  B! L; v9 B2 v
看私信消息。
作者: yidanshuxuexi    时间: 2018-4-20 16:07
yihafewu 发表于 2018-4-20 14:15; C$ r5 z% u. {1 {$ e5 W$ X
找一个报错的封装，连同周围的元件和走线，复制，新建一个PCB，进行特殊粘贴-保持网络名，再drc看看。
! ?$ Y# a1 C1 r3 l9 c' I如 ...

& C2 P1 |1 ]6 F- d" W" }问题解决了。新建PCB，复制过来检测100%、但是复制过来的时候内电层分割的铜皮net有丢失，自己全部重新定义了一下。但是S1S2S3层铜皮我发现更新不起作用。如图：
/ x1 _" w: v  `- M5 L ，外部铜皮轮廓会显示，手动不能更新。大神是否知道是何缘故。如果这个能解决，我就在新的PCB里再检查检查投板。- z3 A5 R0 f1 W3 O
作者: yihafewu    时间: 2018-4-20 16:16
s1s2s3是正片层？这些铜皮是手工放置的polygon吧？' Z! B% ^9 i9 v1 J- |
如果是，切换到相应层，那么双击它，在这个属性对话框里看看，网络正确？选择pour over All same net objects？6 X# S& m4 R6 J3 x. [/ Q

) U3 L/ Z4 r' K! b% K+ p) S) T如果是负片层，重新分割内层试试。
作者: yidanshuxuexi    时间: 2018-4-20 16:28
yihafewu 发表于 2018-4-20 16:16" g* [; b' v# V: q" |" Y/ }
s1s2s3是正片层？这些铜皮是手工放置的polygon吧？8 K/ E; q" c" P: ]
如果是，切换到相应层，那么双击它，在这个属性对话框 ...

6 S6 @+ e5 Q9 t* k: ~: n正片手动放的铜皮，在16里边怎么样也不行。我把所有设置都回复默认设置也不行。我有用AD9打开发现可以跟新了。所以现在问题彻底解决了。
作者: yihafewu    时间: 2018-4-20 16:36
恭喜恭喜。! o+ f- f) {, u# B
我猜，可能是你的16里有一个勾没有打。
/ t/ h9 V$ O6 _7 e# Xpreferences->pcb editor->general：repour polygons after modification
作者: yidanshuxuexi    时间: 2018-4-20 16:56
yihafewu 发表于 2018-4-20 16:36( J9 e& U0 _% L& Z9 }$ f4 S
恭喜恭喜。
" P; H& d6 ?/ S4 n* M9 c# }$ j3 e6 I- I3 }我猜，可能是你的16里有一个勾没有打。. g; S" m% ]7 ]
preferences->pcb editor->general：repour polygons  ...
% v! T; R  [/ M( h8 b
刚刚看了，确实是没打。打了就好了。为什么我设置所有参数默认了还会这样？
作者: yihafewu    时间: 2018-4-20 16:58
或许16默认就是不打的吧，没用过16，不清楚。
作者: Ailacee    时间: 2018-5-19 23:22
这个帖子信息量很好哦



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2