EDA365电子工程师网

标题: DDRx的端接电压VTT为什么是VDD/2而不是VDD？ [打印本页]
作者: xyh    时间: 2018-3-23 13:59
标题: DDRx的端接电压VTT为什么是VDD/2而不是VDD？
如题，DDRx的VTT为什么是VDD/2而不是VDD，这样做有什么好处？期待高手帮忙解答~~3 q/ {* i3 {8 [7 y* B
作者: diff    时间: 2018-3-23 14:21
高低电平是有要求的，如果拉到vdd那么没办法判断01，而且功耗太大
作者: xyh    时间: 2018-3-23 14:34
diff 发表于 2018-3-23 14:21
- Q5 l. G0 K! ~9 i: \% X5 M, y高低电平是有要求的，如果拉到vdd那么没办法判断01，而且功耗太大
1 D: z/ D9 v) M7 E/ e6 \
SSTL规定是高于VDD/2为1，低于为0，但是仅仅在阀值位置能起到作用吗？
0 g0 {6 c* U* j$ q# @4 P, k! ]7 ~
作者: diff    时间: 2018-3-23 16:08
xyh 发表于 2018-3-23 14:345 O/ ^4 ^8 ~# G, U! G3 u
SSTL规定是高于VDD/2为1，低于为0，但是仅仅在阀值位置能起到作用吗？
* d3 P, o. }8 }% e$ J
功耗打了一倍
6 |) U  i: w5 @+ R



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2