EDA365电子工程师网

标题: 4片DDR3等长请教 [打印本页]
作者: liuchao6102616    时间: 2018-3-16 11:07
标题: 4片DDR3等长请教
没有做过DDR3的PCB Layout 查了一些资料  请教几个问题：如图  单片分组：数据组1  数据组2   地址命令控制时钟一组  & Q0 x. q5 r- X2 ?1 V& @4 ]; T9 s
问题1： 单片中数据组1和数据组2之间需要误差要控制多少？
9 B4 Z) G6 q8 `问题2： 地址命令控制时钟组内等长误差控制多少？
1 R- w8 }; I2 r- r问题3： 地址命令控制时钟组合数据组间等长误差控制多少？5 `# M% O" i: [$ G6 @. T# i
问题4： 每片DDR3之间是否有等长要求？
& f0 U% P3 ?5 C+ i/ p' Z望大神们指教  感谢！  * I; ]6 M( Z1 D1 e) i

6 s6 c' V) B! S1 L0 [/ y6 i* }% Q
0 b+ f. s: Q3 Y* j, l/ w
作者: superlish    时间: 2018-3-16 17:37
分组等长即可
作者: baby_snow11    时间: 2018-5-18 22:33
学习了



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2