EDA365电子工程师网

标题: 4片DDR3等长请教 [打印本页]
作者: liuchao6102616    时间: 2018-3-16 11:07
标题: 4片DDR3等长请教
没有做过DDR3的PCB Layout 查了一些资料  请教几个问题：如图  单片分组：数据组1  数据组2   地址命令控制时钟一组  5 i1 P* T- H, k5 B) m5 b1 ^
问题1： 单片中数据组1和数据组2之间需要误差要控制多少？; U% ^+ t0 s- B# S7 w
问题2： 地址命令控制时钟组内等长误差控制多少？
9 J1 y; N9 H1 C& I问题3： 地址命令控制时钟组合数据组间等长误差控制多少？
1 i5 q4 v  j( A问题4： 每片DDR3之间是否有等长要求？3 r% o6 r7 B5 s- k) b) e1 I
望大神们指教  感谢！  ! k1 _5 _* f' m
7 [- t% X/ E/ j+ j5 H* F# B- O$ k0 Z
$ N9 d1 C9 u* r5 w3 l) n7 \
作者: superlish    时间: 2018-3-16 17:37
分组等长即可
作者: baby_snow11    时间: 2018-5-18 22:33
学习了



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2